ZHCADJ9A December   2023  – January 2024 AMC1303M2520 , AMC1305L25 , AMC1306M25

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2数字接口时序规格的设计挑战
  6. 3具有时钟边沿延迟补偿的设计方法
    1. 3.1 具有软件可配置相位延迟的时钟信号补偿
    2. 3.2 具有硬件可配置相位延迟的时钟信号补偿
    3. 3.3 通过时钟返回进行时钟信号补偿
    4. 3.4 通过 MCU 的时钟反相来实现时钟信号补偿
  7. 4测试和验证
    1. 4.1 测试设备和软件
    2. 4.2 具有软件可配置相位延迟的时钟信号补偿测试
      1. 4.2.1 测试设置
      2. 4.2.2 测试测量结果
    3. 4.3 通过 MCU 上的时钟反相进行时钟信号补偿的测试
      1. 4.3.1 测试设置
      2. 4.3.2 测试测量结果
        1. 4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相
        2. 4.3.2.2 测试结果 – GPIO123 时钟输入的时钟反相
    4. 4.4 通过计算工具进行数字接口时序验证
      1. 4.4.1 不使用补偿方法的数字接口
      2. 4.4.2 常用方法 - 降低时钟频率
      3. 4.4.3 具有软件可配置相位延迟的时钟边沿补偿
  8. 5结语
  9. 6参考资料
  10. 7Revision History

4.4.2 常用方法 - 降低时钟频率

满足 MCU 时序要求的折衷办法是降低调制器时钟频率。在本例中，17MHz 的时钟频率即可满足 MCU 的建立时间和保持时间要求。表 4-3 显示了计算出的建立时间和保持时间，包括 17MHz 时钟频率下的最小值和最大值。最短建立时间与 MCU 建立时间要求之间的裕度为 0ns。这意味着系统中的容差有可能导致程序错误的数据采集。通过进一步降低时钟频率，可以在系统中实现更大的容差裕度，但这会对系统性能产生负面影响。

表 4-3 在 17MHz 时钟下使用 AMC1305L25 时的 TMS320F28379D 数字接口时序
最短建立时间 @MCU10.0ns
最长建立时间 @MCU27.7ns
最短保持时间 @MCU31.1ns
最长保持时间 @MCU48.8ns