2 数字接口时序规格的设计挑战

隔离式 Δ-Σ 调制器为外部和内部生成的时钟信号提供接口选项，包括 CMOS 接口或 LVDS 接口。对于具有外部提供时钟源的器件（例如具有 CMOS 接口的 AMC1306M25 或具有 LVDS 接口的 AMC1305L25），时钟信号从 MCU 路由到 Δ-Σ 调制器的时钟输入；而对于具有内部提供时钟源的器件（例如 AMC1303M2520），输出位流与内部生成的时钟同步。还有具有曼彻斯特编码输出位流、支持单线数据和时钟传输的隔离式 Δ-Σ 调制器器件，例如 AMC1306E25。对于所有隔离式 Δ-Σ 调制器，调制器的数据输出提供由数字 1 和 0 组成的位流，该位流同步移出到时钟边沿。

图 2-1 显示了隔离式 Δ-Σ 调制器 AMC1306M25 与 C2000 MCU TMS320F28379D 之间具有 3.3V I/O 的 CMOS 接口的简化示例。由于 AMC1306M25 需要外部提供的时钟源，因此由 MCU TMS320F28379D 生成时钟信号并提供给 Δ-Σ 调制器时钟输入 CLKIN。同时，生成的时钟信号也会路由到 MCU Σ-Δ 滤波器模块 (SDFM) SD1_C1 (GPIO123) 的时钟输入。根据系统设计，MCU 和隔离式 Δ-Σ 调制器之间的时钟接口中包括一个时钟缓冲器。Δ-Σ 调制器的隔离式数据输出 DOUT 直接连接到 MCU Σ-Δ 滤波器模块 (SDFM) 数据输入 SD1_D1 (GPIO122)。

图 2-1 AMC1306M25 与 TMS320F28379D 之间数字接口的简化图

在隔离式 Δ-Σ 调制器和 MCU 之间进行有效通信需要满足相应器件数据表中描述的建立时间和保持时间要求。建立时间是指在转换时钟信号来捕获 MCU 中的数据信号之前，数据信号必须有效且保持稳定的时间量。保持时间是在时钟信号转换发生后信号必须保持有效和稳定的时间量。满足 MCU 建立时间和保持时间要求至关重要，因为任何违例都会导致采集到错误数据。隔离式 Δ-Σ 调制器的数字接口建立时间和保持时间要求与 MCU 之间不兼容会带来设计挑战。

图 2-2 概述了 AMC1306x 的建立时间和保持时间的数字接口时序，该器件支持从 5MHz 至 21MHz 的建议时钟频率 (CLKIN)，数据保持时间 t_h(MIN) = 3.5ns，数据延迟时间 t_d (MAX) = 15ns。

图 2-2 AMC1306x 数字接口时序

图 2-3 概述了 TMS320F28379D Σ-Δ 滤波器模块 (SDFM) 在模式 0 下的时序图。根据 SDFM 模块中 SDx_Cy 信号的上升时钟边沿，SDx_Dy 处的数据输入需要满足最短建立时间 t_{su(SDDV-SDCH)M0} 和最短保持时间 t_{h(SDCH-SDD)M0}。

图 2-3 TMS320F28379D SDFM 时序图 - 模式 0

对于模式 0 下的 TMS320F28379D SDFM 模块，我们建议使用具有限定 GPIO（3 样本窗口）的 SDFM 操作。此模式针对输入时钟信号 (SDx_Cy) 和数据输入 (SDx_Cy) 的随机噪声干扰提供保护，避免出现错误的比较器过流跳闸和错误的 Sinc 滤波器输出。使用 TMD320F28379D 的 200MHz 系统时钟的最短建立时间和保持时间均为 10ns：t_{su (SDDV-SDCH)M0} (MIN) = 10ns 和 t_{h(SDCH-SDD)M0} (MIN) = 10ns。

这带来了设计挑战，因为 AMC1306M25 最短保持时间 t_h(MIN) 为 3.5ns，但为了根据 SDx_Cy 信号的上升时钟边沿在数据输入 SDx_Dy 处维持正确的采集，SDFM 模块需要 10ns。

另一个挑战是，信号链中带有数字接口的附加元件（如时钟缓冲器）的传播延迟以及由 PCB 上的布线长度引入的时钟和数据信号的传播延迟都会对 SDx_Cy 和 SDx_Dy 输入之间的时序产生影响，并使数据输入的正确采集时序变得复杂。

这同样适用于具有 LVDS 接口的 Δ-Σ 调制器，例如 AMC1305L25。与具有 CMOS 接口类型的 AMC1306M25 Δ-Σ 调制器的唯一差异是，连接到具有 CMOS 接口的 MCU 时需要 LVDS 驱动器和接收器等附加元件，这会进一步增加传播延迟。图 2-4 显示了具有 LVDS 接口的隔离式 Δ-Σ 调制器 AMC1305L25 与具有 CMOS 接口的 MCU TMS320F28379D 之间的简化数字接口。

图 2-4 AMC1305L25 与 TMS320F28379D 的数字接口

图 2-5 显示了具有内部创建的时钟源且带 CMOS 接口的隔离式 Δ-Σ 调制器 AMC1303Mx 与带 CMOS 接口的 TMS320F28379D 之间的简化数字接口。AMC1303Mx 内部生成的时钟信号 CLKOUT 是 MCU Σ-Δ 滤波器模块 (SDFM) SD1_C1 (GPIO123) 的输入。Δ-Σ 调制器的隔离式数据输出 DOUT 直接连接到 SDFM 的 MCU 数据输入 SD1_D1 (GPIO122)。

图 2-5 AMC1303M2520 用于连接 TMS320F28379D 的 3.3V CMOS 数字接口

使用具有内部时钟的隔离式调制器时，数字接口面临的挑战仅限于隔离式 Δ-Σ 调制器与 MCU 建立时间和保持时间之间的不同时序规格。如果时钟和数据信号的布线长度相同，则可以忽略 PCB 上的布线长度引入的时钟和数据信号传播延迟。通常，调制器直接连接到 MCU，无需缓冲器或电平转换器（这会增加额外的传播延迟）。

对于 10MHz 和 20MHz 时钟版本，AMC1303Mx 保持时间 t_h(MIN) 为 7ns，延迟时间 t_d (MAX) 为 15ns。面临的挑战是，AMC1303Mx 最短保持时间 t_h(MIN) 为 7ns，但 SDFM 模块需要 10ns 的保持时间，才能在不违反任何建立时间和保持时间的情况下在 SDx_Dy 处正确采集数据输入。

对于具有曼彻斯特编码位流输出的隔离式 Δ-Σ 调制器（例如 AMC1306E25），数据和时钟通过单线传输。因此，不需要考虑接收器件的建立时间和保持时间要求与调制器时钟信号之间的关系。

满足 MCU 建立时间和保持时间要求的一种常用方法和折衷方法是降低时钟频率。但是，降低时钟频率也会降低隔离式 Δ-Σ 调制器的数据输出速率，并增加电流测量的延时。一种更合适的方法是使用时钟边沿延迟补偿，这样可以使时钟信号的时钟边沿移到数据信号的理想采样点，从而满足建立时间和保持时间要求。使用此方法可消除时钟频率限制，从而使隔离式 Δ-Σ 调制器和系统以出色性能运行。