ZHCADJ9A December   2023  – January 2024 AMC1303M2520 , AMC1305L25 , AMC1306M25

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2数字接口时序规格的设计挑战
  6. 3具有时钟边沿延迟补偿的设计方法
    1. 3.1 具有软件可配置相位延迟的时钟信号补偿
    2. 3.2 具有硬件可配置相位延迟的时钟信号补偿
    3. 3.3 通过时钟返回进行时钟信号补偿
    4. 3.4 通过 MCU 的时钟反相来实现时钟信号补偿
  7. 4测试和验证
    1. 4.1 测试设备和软件
    2. 4.2 具有软件可配置相位延迟的时钟信号补偿测试
      1. 4.2.1 测试设置
      2. 4.2.2 测试测量结果
    3. 4.3 通过 MCU 上的时钟反相进行时钟信号补偿的测试
      1. 4.3.1 测试设置
      2. 4.3.2 测试测量结果
        1. 4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相
        2. 4.3.2.2 测试结果 – GPIO123 时钟输入的时钟反相
    4. 4.4 通过计算工具进行数字接口时序验证
      1. 4.4.1 不使用补偿方法的数字接口
      2. 4.4.2 常用方法 - 降低时钟频率
      3. 4.4.3 具有软件可配置相位延迟的时钟边沿补偿
  8. 5结语
  9. 6参考资料
  10. 7Revision History

3.2 具有硬件可配置相位延迟的时钟信号补偿

图 3-3 显示了 AMC1306M25 与 MCU 之间的数字接口具有硬件可配置相位延迟的时钟信号补偿。借助这种补偿方法，硬件中通过相位延迟实现的相移时钟信号会连接到 MCU 的 SDFM 模块的时钟输入 SDFM_CLKIN。这种类型的补偿适用于任何具有 Σ-Δ 滤波器模块的 MCU，但建议仅用于具有外部时钟源和 CMOS 接口的隔离式 Δ-Σ 调制器。

GUID-20231128-SS0I-4B9V-GG7S-NTSFZTQ9GQBS-low.svg图 3-3 AMC1306M25 与 MCU 连接的数字接口，通过硬件可配置相位延迟进行补偿

为了在硬件中实现相位延迟，可以使用逻辑门或缓冲区在时钟信号中引入传播延迟。然而，在硬件中实施延迟时，延迟的值在很大程度上取决于硬件模块的传播延迟，从而限制了自由度和用户可配置性。通过具有硬件可配置相位延迟的时钟信号进行补偿的工作原理与节 3.1中所述的原理相同。