ZHCADJ9A December   2023  – January 2024 AMC1303M2520 , AMC1305L25 , AMC1306M25

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2数字接口时序规格的设计挑战
  6. 3具有时钟边沿延迟补偿的设计方法
    1. 3.1 具有软件可配置相位延迟的时钟信号补偿
    2. 3.2 具有硬件可配置相位延迟的时钟信号补偿
    3. 3.3 通过时钟返回进行时钟信号补偿
    4. 3.4 通过 MCU 的时钟反相来实现时钟信号补偿
  7. 4测试和验证
    1. 4.1 测试设备和软件
    2. 4.2 具有软件可配置相位延迟的时钟信号补偿测试
      1. 4.2.1 测试设置
      2. 4.2.2 测试测量结果
    3. 4.3 通过 MCU 上的时钟反相进行时钟信号补偿的测试
      1. 4.3.1 测试设置
      2. 4.3.2 测试测量结果
        1. 4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相
        2. 4.3.2.2 测试结果 – GPIO123 时钟输入的时钟反相
    4. 4.4 通过计算工具进行数字接口时序验证
      1. 4.4.1 不使用补偿方法的数字接口
      2. 4.4.2 常用方法 - 降低时钟频率
      3. 4.4.3 具有软件可配置相位延迟的时钟边沿补偿
  8. 5结语
  9. 6参考资料
  10. 7Revision History

4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相

图 4-6 显示了对输入到 GPIO123 的时钟信号 SD1_C1 和输入到 GPIO122 的相移数据信号 SD1_D1 的示波器测量。在此测量中，软件不会使 GPIO123 反相，如下所示。

// Set 3-sample qualifier for GPIO122 and GPIO123 and do not invert GPIO123
GPIO_SetupPinOptions(122, GPIO_INPUT, GPIO_QUAL3);   	// GPIO123 not inverted      	 
GPIO_SetupPinMux(122,GPIO_MUX_CPU1,7); // MUX position 7 for SD1_D1
GPIO_SetupPinMux(123,GPIO_MUX_CPU1,7); // MUX position 7 for SD1_C1

由 TMS320F28379D SDFM 在 SD1_C1 上升沿对数据 SD1_D1 进行采样。这对应于 GPIO123 的同相时钟信号的上升沿。TMS320F28379D 采样的数据始终为逻辑‘1’，通过 Code Composer Studio™ (CCS) 中的 Sinc3 OSR64 滤波器 = +16384 输出进行验证，如下所示。

GUID-20231128-SS0I-4JJD-34RT-CNXNHG7QX6TL-low.svg图 4-6 CCS 中的时钟和数据输入测试信号（同相 GPIO123）和 Sinc3 OSR 64 滤波器输出