ZHCADJ9A December   2023  – January 2024 AMC1303M2520 , AMC1305L25 , AMC1306M25

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2数字接口时序规格的设计挑战
  6. 3具有时钟边沿延迟补偿的设计方法
    1. 3.1 具有软件可配置相位延迟的时钟信号补偿
    2. 3.2 具有硬件可配置相位延迟的时钟信号补偿
    3. 3.3 通过时钟返回进行时钟信号补偿
    4. 3.4 通过 MCU 的时钟反相来实现时钟信号补偿
  7. 4测试和验证
    1. 4.1 测试设备和软件
    2. 4.2 具有软件可配置相位延迟的时钟信号补偿测试
      1. 4.2.1 测试设置
      2. 4.2.2 测试测量结果
    3. 4.3 通过 MCU 上的时钟反相进行时钟信号补偿的测试
      1. 4.3.1 测试设置
      2. 4.3.2 测试测量结果
        1. 4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相
        2. 4.3.2.2 测试结果 – GPIO123 时钟输入的时钟反相
    4. 4.4 通过计算工具进行数字接口时序验证
      1. 4.4.1 不使用补偿方法的数字接口
      2. 4.4.2 常用方法 - 降低时钟频率
      3. 4.4.3 具有软件可配置相位延迟的时钟边沿补偿
  8. 5结语
  9. 6参考资料
  10. 7Revision History

4.3.2 测试测量结果

TMS320F28379D 正在运行一个内部 TI SDFM 软件工程，其中为 SDFM 模式配置了两个 GPIO：GPIO122 和 GPIO123。SDFM 滤波器配置为 Sinc3 和 OSR™ 64 滤波器。Sinc3 OSR64 滤波器输出一个 16 位二进制补码整数，最大满标量程为 +16384 至 -16384。

为执行测试，两个占空比为 50% 的 90 度相移 10MHz 时钟信号分别馈送到 GPIO123 (SD1_C1) 和 GPIO122 (SD1_D1)。请注意，AMC1306EVM DOUT 数据位流仅在上升时钟沿变化，因此每个时钟周期变化一次。对于此测试，SD1_D1 数据每半个时钟周期在 0 和 1 之间切换一次。这与 AMC1306EVM DOUT 数据信号（该信号在每个时钟周期发生变化）不同。

由于应用了这个特定的测试信号，GPIO122 (SD1_D1) 的输入数据在 GPIO123 的上升时钟沿始终为逻辑‘1’，在下降沿始终为逻辑‘0’。因此，Sinc3 OSR 64 滤波器的输出取决于在 SDFM 中的哪个时钟边沿对测试数据进行采样；如果 GPIO123 处没有时钟反相，则 Sinc3 OSR 64 滤波器输出为 16384（始终对‘1’采样），如果 GPIO123 处有时钟反相（始终对‘0’采样），则输出为 -16384。