ZHCADJ9A December   2023  – January 2024 AMC1303M2520 , AMC1305L25 , AMC1306M25

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2数字接口时序规格的设计挑战
  6. 3具有时钟边沿延迟补偿的设计方法
    1. 3.1 具有软件可配置相位延迟的时钟信号补偿
    2. 3.2 具有硬件可配置相位延迟的时钟信号补偿
    3. 3.3 通过时钟返回进行时钟信号补偿
    4. 3.4 通过 MCU 的时钟反相来实现时钟信号补偿
  7. 4测试和验证
    1. 4.1 测试设备和软件
    2. 4.2 具有软件可配置相位延迟的时钟信号补偿测试
      1. 4.2.1 测试设置
      2. 4.2.2 测试测量结果
    3. 4.3 通过 MCU 上的时钟反相进行时钟信号补偿的测试
      1. 4.3.1 测试设置
      2. 4.3.2 测试测量结果
        1. 4.3.2.1 测试结果 – GPIO123 时钟输入无时钟反相
        2. 4.3.2.2 测试结果 – GPIO123 时钟输入的时钟反相
    4. 4.4 通过计算工具进行数字接口时序验证
      1. 4.4.1 不使用补偿方法的数字接口
      2. 4.4.2 常用方法 - 降低时钟频率
      3. 4.4.3 具有软件可配置相位延迟的时钟边沿补偿
  8. 5结语
  9. 6参考资料
  10. 7Revision History

通过 MCU 的时钟反相来实现时钟信号补偿

时钟信号补偿的最后一种方法是在 MCU 实现时钟反相,适用于具有外部和内部时钟源的 Δ-Σ 调制器。在这种情况下,所选 MCU 必须能够使 GPIO 输入反相。SDFM(Σ-Δ 滤波器模块)之前的 TMS320F28379D GPIO 输入可以配置为在任意 GPIO 使输入信号反相,如图 3-5 中所示。例如,时钟输入信号在 GPIO123 反相,因此 SD1_C1 时钟信号与 AMC1303Mx 时钟信号之间是反相的。因此,SDFM 在 GPIO123 的输入端使用外部时钟信号的下降沿来触发输入数据 SD1_D1 的采样,如图 3-6 所示。

GUID-20231128-SS0I-XDMV-JWGC-KRG4PRHTNMWZ-low.svg图 3-5 TMS320F28379D SDFM/GPIO 方框图
GUID-20231128-SS0I-NB7R-3PQH-4ZTXD4RTXKHT-low.svg图 3-6 在 GPIO123 使用反相时钟时的 TMS320F28379D SDFM 时序

通过使用 GPIO 使时钟输入信号反相,可以向时钟信号添加半个时钟周期的固定延迟。根据系统设置的时序规格和传播延迟,这个额外的延迟可能足以为 SDFM 限定 GPIO(3 样本)模式 0 满足 TMS320F28379D 至少 10ns 的建立时间和保持时间。然而,由于这种时钟信号补偿方法的额外延迟时间是固定的,无法更改,因此必须验证每个系统设计是否满足 SDFM 限定 GPIO(3 样本)模式 0 所产生的 MCU 建立时间和保持时间。

此补偿方法也适用于 Sitara MCU,其中外部时钟信号的上升沿和下降沿都可以通过软件设置为数据采集点。