ZHCSS30E february   2006  – october 2020 SN65LVDS301

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1  Absolute Maximum Ratings #GUID-B6F760D2-14EB-4E2D-91AA-4EF9E63722A7/SLLS6819275
    2. 6.2  Thermal Information
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Device Electrical Characteristics
    5. 6.5  Output Electrical Characteristics
    6. 6.6  Input Electrical Characteristics
    7. 6.7  Switching Characteristics
    8. 6.8  Timing Characteristics
    9. 6.9  Device Power Dissipation
    10. 6.10 Typical characteristics
  8. 7 Parameter Measurement Information
    1.     19
      1. 7.1.1 Power Consumption Tests
        1. 7.1.1.1 Typical IC Power Consumption Test Pattern
        2. 7.1.1.2 22
      2. 7.1.2 Maximum Power Consumption Test Pattern
      3. 7.1.3 Output Skew Pulse Position & Jitter Performance
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Swap Pin Functionality
      2. 8.3.2 Parity Bit Generation
    4. 8.4 Device Functional Modes
      1. 8.4.1 Serialization Modes
        1. 8.4.1.1 1-Channel Mode
        2. 8.4.1.2 2-Channel Mode
        3. 8.4.1.3 3-Channel Mode
      2. 8.4.2 Powerdown Modes
      3. 8.4.3 Shutdown Mode
      4. 8.4.4 Standby Mode
      5. 8.4.5 Active Modes
      6. 8.4.6 Acquire Mode (PLL approaches lock)
      7. 8.4.7 Transmit Mode
      8. 8.4.8 Status Detect and Operating Modes Flow diagram
  10. 9 Application information
    1. 9.1 Application Information
    2. 9.2 Preventing Increased Leakage Currents in Control Inputs
    3. 9.3 VGA Application
    4. 9.4 Dual LCD-Display Application
    5. 9.5 Typical Application Frequencies
      1. 9.5.1 Calculation Example: HVGA Display
  11. 10Power Supply Design Recommendation
    1. 10.1 Decoupling Recommendation
  12. 11Layout
    1. 11.1 Layout Guidelines
  13. 12Device and Documentation Support
    1. 12.1 支持资源
    2. 12.2 Trademarks
    3. 12.3 静电放电警告
    4. 12.4 术语表
  14. 13Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

SN65LVDS301 串行器器件将 27 个并行数据输入转换为 1、2 或 3 个次低压差分信号 (SubLVDS) 串行输出。它从并行 CMOS 输入接口加载具有 24 个像素位和 3 个控制位的移位寄存器。除了 27 个数据位，该器件还在 30 位数据字中添加了一个奇偶校验位和两个保留位。每个字通过像素时钟 (PCLK) 锁存到器件中。奇偶校验位（奇校验）使接收器能够检测 single-bit 错误。串行移位寄存器的上传速率为像素时钟数据速率的 30、15 或 10 倍，具体取决于所使用的串行链路数。像素时钟的一个副本会通过单独的差分输出进行输出。

FPC 布线通常将 SN65LVDS301 与显示屏互连。与并行信号相比，LVDS301 输出显著降低了 20dB 以上互连的 EMI。器件本身的电磁辐射非常低，符合 SAE J1752/3 'M' 技术规范。（请见图 6-22）

SN65LVDS301 的工作温度范围是 –40°C 至 85°C。所有 CMOS 输入都提供失效防护功能，以保护它们在加电期间免受损坏，并避免电流在加电期间流入器件输入端。当 VDD 介于 0V 至 1.65V 之间时，可向所有 CMOS 输入施加高达 2.165V 的输入电压。

器件信息(1)
器件型号 封装 封装尺寸（标称值）
SN65LVDS301 nFBGA (80) 5.00mm × 5.00mm
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
GUID-011CFC52-831E-49A9-A134-0AA5455023E4-low.gif