主页 接口 LVDS、M-LVDS 和 PECL IC
主页
接口
LVDS、M-LVDS 和 PECL IC

SN65LVDS301

正在供货

可编程 27 位显示屏串行接口变送器

立即订购
数据表

SN65LVDS301

正在供货
数据表 立即订购

产品详情

Function Serializer Protocols Channel-Link I Supply voltage (V) 1.8 Signaling rate (MBits) 1755 Input signal CMOS Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Serializer Protocols Channel-Link I Supply voltage (V) 1.8 Signaling rate (MBits) 1755 Input signal CMOS Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
NFBGA (ZXH) 80 25 mm² 5 x 5
  • FlatLink™3G 串行接口技术
  • 与 FlatLink3G 接收器（例如 SN65LVDS302）兼容
  • 输入支持 24 位 RGB 视频模式接口
  • 24 位 RGB 数据，3 个控制位，1 个奇偶校验位和 2 个保留位，通过 1 条、2 条或 3 条差分线路传输
  • SubLVDS 差分电压电平
  • 有效数据吞吐量高达 1755Mbps
  • 三种节能工作模式
    • 有源模式 QVGA 17.4mW（典型值）
    • 有源模式 VGA 28.8mW（典型值）
    • 关断模式 0.5µA（典型值）
    • 待机模式 0.5µA（典型值）
  • 通过总线交换提高 PCB 布局灵活性
  • 1.8V 电源电压
  • ESD 等级 > 2kV (HBM)
  • 4MHz - 65MHz 的像素时钟范围
  • 所有 CMOS 输入的失效防护
  • 封装：80 引脚，5mm × 5mm nFBGA
  • 极低 EMI 符合 SAE J1752/3 ’M’ 技术规范
  • FlatLink™3G 串行接口技术
  • 与 FlatLink3G 接收器（例如 SN65LVDS302）兼容
  • 输入支持 24 位 RGB 视频模式接口
  • 24 位 RGB 数据，3 个控制位，1 个奇偶校验位和 2 个保留位，通过 1 条、2 条或 3 条差分线路传输
  • SubLVDS 差分电压电平
  • 有效数据吞吐量高达 1755Mbps
  • 三种节能工作模式
    • 有源模式 QVGA 17.4mW（典型值）
    • 有源模式 VGA 28.8mW（典型值）
    • 关断模式 0.5µA（典型值）
    • 待机模式 0.5µA（典型值）
  • 通过总线交换提高 PCB 布局灵活性
  • 1.8V 电源电压
  • ESD 等级 > 2kV (HBM)
  • 4MHz - 65MHz 的像素时钟范围
  • 所有 CMOS 输入的失效防护
  • 封装：80 引脚，5mm × 5mm nFBGA
  • 极低 EMI 符合 SAE J1752/3 ’M’ 技术规范

SN65LVDS301 串行器器件将 27 个并行数据输入转换为 1、2 或 3 个次低压差分信号 (SubLVDS) 串行输出。它从并行 CMOS 输入接口加载具有 24 个像素位和 3 个控制位的移位寄存器。除了 27 个数据位，该器件还在 30 位数据字中添加了一个奇偶校验位和两个保留位。每个字通过像素时钟 (PCLK) 锁存到器件中。奇偶校验位（奇校验）使接收器能够检测 single-bit 错误。串行移位寄存器的上传速率为像素时钟数据速率的 30、15 或 10 倍，具体取决于所使用的串行链路数。像素时钟的一个副本会通过单独的差分输出进行输出。

FPC 布线通常将 SN65LVDS301 与显示屏互连。与并行信号相比，LVDS301 输出显著降低了 20dB 以上互连的 EMI。器件本身的电磁辐射非常低，符合 SAE J1752/3 ’M’ 技术规范。（请见）

SN65LVDS301 的工作温度范围是 –40°C 至 85°C。所有 CMOS 输入都提供失效防护功能，以保护它们在加电期间免受损坏，并避免电流在加电期间流入器件输入端。当 V DD 介于 0V 至 1.65V 之间时，可向所有 CMOS 输入施加高达 2.165V 的输入电压。

SN65LVDS301 串行器器件将 27 个并行数据输入转换为 1、2 或 3 个次低压差分信号 (SubLVDS) 串行输出。它从并行 CMOS 输入接口加载具有 24 个像素位和 3 个控制位的移位寄存器。除了 27 个数据位，该器件还在 30 位数据字中添加了一个奇偶校验位和两个保留位。每个字通过像素时钟 (PCLK) 锁存到器件中。奇偶校验位（奇校验）使接收器能够检测 single-bit 错误。串行移位寄存器的上传速率为像素时钟数据速率的 30、15 或 10 倍，具体取决于所使用的串行链路数。像素时钟的一个副本会通过单独的差分输出进行输出。

FPC 布线通常将 SN65LVDS301 与显示屏互连。与并行信号相比，LVDS301 输出显著降低了 20dB 以上互连的 EMI。器件本身的电磁辐射非常低，符合 SAE J1752/3 ’M’ 技术规范。（请见）

SN65LVDS301 的工作温度范围是 –40°C 至 85°C。所有 CMOS 输入都提供失效防护功能，以保护它们在加电期间免受损坏，并避免电流在加电期间流入器件输入端。当 V DD 介于 0V 至 1.65V 之间时，可向所有 CMOS 输入施加高达 2.165V 的输入电压。
open-in-new 查找其他 LVDS、M-LVDS 和 PECL IC
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 数据表 SN65LVDS301 可编程 27 位并行转串行发送器 数据表 (Rev. E) PDF | HTML 英语版 (Rev.E) PDF | HTML 2023年 5月 11日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
模拟工具

TINA-TI — 基于 SPICE 的模拟仿真程序

TINA-TI 提供了 SPICE 所有的传统直流、瞬态和频域分析以及更多。TINA 具有广泛的后处理功能，允许您按照希望的方式设置结果的格式。虚拟仪器允许您选择输入波形、探针电路节点电压和波形。TINA 的原理图捕获非常直观 - 真正的“快速入门”。

TINA-TI 安装需要大约 500MB。直接安装，如果想卸载也很容易。我们相信您肯定会爱不释手。

TINA 是德州仪器 (TI) 专有的 DesignSoft 产品。该免费版本具有完整的功能，但不支持完整版 TINA 所提供的某些其他功能。

如需获取可用 TINA-TI 模型的完整列表，请参阅：SpiceRack - 完整列表 

需要 HSpice (...)

用户指南: PDF
英语版 (Rev.A): PDF
查看选项
封装 引脚 下载
NFBGA (ZXH) 80 查看选项
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频