返回页首

产品详细信息

参数

Arm MHz (Max.) 720 DRAM LPDDR Arm CPU 1 Arm Cortex-A8 USB 4 SPI 4 I2C 3 Display type 1 LCD Operating temperature range (C) -40 to 105, 0 to 90 Serial I/O USB, I2C, McBSP, McSPI, UART UART 3 open-in-new 查找其它 其他 Sitara 处理器

封装|引脚|尺寸

FC/CSP (CUS) 423 256 mm² 16 x 16 POP-FCBGA (CBB) 515 144 mm² 12 x 12 open-in-new 查找其它 其他 Sitara 处理器

特性

  • OMAP3 Devices:
    • OMAP™ 3 Architecture
    • MPU Subsystem
      • Up to 720-MHz ARM® Cortex™-A8 Core
      • NEON™ SIMD Coprocessor
    • PowerVR® SGX™ Graphics Accelerator
      • Tile-Based Architecture Delivering up to 1 MPoly/sec
      • Universal Scalable Shader Engine: Multi-threaded Engine Incorporating Pixel and Vertex Shader Functionality
      • Industry Standard API Support: OpenGLES 1.1 and 2.0, OpenVG1.0
      • Fine-Grained Task Switching, Load Balancing, and Power Management
      • Programmable High-Quality Image Anti-Aliasing
    • Fully Software-Compatible with ARM9™
    • Commercial and Extended Temperature Grades
  • ARM Cortex-A8 Core
    • ARMv7 Architecture
      • TrustZone®
      • Thumb®-2
      • MMU Enhancements
    • In-Order, Dual-Issue, Superscalar Microprocessor Core
    • NEON Multimedia Architecture
    • Over 2x Performance of ARMv6 SIMD
    • Supports Both Integer and Floating-Point SIMD
    • Jazelle® RCT Execution Environment Architecture
    • Dynamic Branch Prediction with Branch Target Address Cache, Global History Buffer, and 8-Entry Return Stack
    • Embedded Trace Macrocell (ETM) Support for Noninvasive Debug
  • ARM Cortex-A8 Memory Architecture:
    • -KB Instruction Cache (4-Way Set-Associative)
    • -KB Data Cache (4-Way Set-Associative)
    • -KB L2 Cache
  • 112KB of ROM
  • 64KB of Shared SRAM
  • Endianess:
    • ARM Instructions – Little Endian
    • ARM Data – Configurable
  • External Memory Interfaces:
    • General Purpose Memory Controller (GPMC)
      • 16-Bit-Wide Multiplexed Address and Data Bus
      • Up to 8 Chip-Select Pins with 128-MB Address Space per Chip-Select Pin
      • Glueless Interface to NOR Flash, NAND Flash (with ECC Hamming Code Calculation), SRAM, and Pseudo-SRAM
      • Flexible Asynchronous Protocol Control for Interface to Custom Logic (FPGA, CPLD, ASICs, and so forth)
      • Nonmultiplexed Address and Data Mode (Limited 2-KB Address Space)
  • System Direct Memory Access (sDMA) Controller (32 Logical Channels with Configurable Priority)
  • Camera Image Signal Processor (ISP)
    • CCD and CMOS Imager Interface
    • Memory Data Input
    • BT.601 (8-Bit) and BT.656 (10-Bit) Digital YCbCr 4:2:2 Interface
    • Glueless Interface to Common Video Decoders
    • Resize Engine
      • Resize Images From 1/4x to 4x
      • Separate Horizontal and Vertical Control
  • Display Subsystem
    • Parallel Digital Output
      • Up to 24-Bit RGB
      • HD Maximum Resolution
      • Supports Up to 2 LCD Panels
      • Support for Remote Frame Buffer Interface (RFBI) LCD Panels
    • 2 10-Bit Digital-to-Analog Converters (DACs) Supporting:
      • Composite NTSC and PAL Video
      • Luma and Chroma Separate Video (S-Video)
    • Rotation 90-, 180-, and 270-Degrees
    • Resize Images From 1/4x to 8x
    • Color Space Converter
    • 8-Bit Alpha Blending
  • Serial Communication
    • 5 Multichannel Buffered Serial Ports (McBSPs)
      • 512-Byte Transmit and Receive Buffer (McBSP1, McBSP3, McBSP4, and McBSP5)
      • 5-KB Transmit and Receive Buffer (McBSP2)
      • SIDETONE Core Support (McBSP2 and McBSP3 Only) For Filter, Gain, and Mix Operations
      • Direct Interface to I2S and PCM Device and TDM Buses
      • 128-Channel Transmit and Receive Mode
    • Four Master or Slave Multichannel Serial Port Interface (McSPI) Ports
    • High-, Full-, and Low-Speed USB OTG Subsystem (12- and 8-Pin ULPI Interface)
    • High-, Full-, and Low-Speed Multiport USB Host Subsystem
      • 12- and 8-Pin ULPI Interface or 6-, 4-, and 3-Pin Serial Interface
    • One HDQ™/1-Wire® Interface
    • UARTs (One with Infrared Data Association [IrDA] and Consumer Infrared [CIR] Modes)
    • Three Master and Slave High-Speed Inter-Integrated Circuit (I2C) Controllers
  • Removable Media Interfaces:
    • Three Multimedia Card (MMC)/Secure Digital (SD) with Secure Data I/O (SDIO)
  • Comprehensive Power, Reset, and Clock Management
    • SmartReflex™ Technology
    • Dynamic Voltage and Frequency Scaling (DVFS)
  • Test Interfaces
    • IEEE 1149.1 (JTAG) Boundary-Scan Compatible
    • ETM Interface
    • Serial Data Transport Interface (SDTI)
  • 12 32-Bit General-Purpose Timers
  • 2 32-Bit Watchdog Timers
  • 1 32-Bit 32-kHz Sync Timer
  • Up to General-Purpose I/O (GPIO) Pins (Multiplexed with Other Device Functions)
  • 5-nm CMOS Technologies
  • Package-On-Package (POP) Implementation for Memory Stacking (Not Available in CUS Package)
  • Discrete Memory Interface
  • Packages:
  • 1.8-V I/O and 3.0-V (MMC1 Only),


    Note: These are default Operating Performance Point (OPP) voltages and could be optimized to lower values using SmartReflex AVS.
open-in-new 查找其它 其他 Sitara 处理器

描述

devices are based on the enhanced OMAP 3 architecture.

The OMAP 3 architecture is designed to provide best-in-class video, image, and graphics processing sufficient to support the following:

  • Streaming video
  • Video conferencing
  • High-resolution still image

The device supports high-level operating systems (HLOSs), such as:

  • Linux®
  • Windows® CE
  • Android™

This OMAP device includes state-of-the-art power-management techniques required for high-performance mobile products.

The following subsystems are part of the device:

  • Microprocessor unit (MPU) subsystem based on the ARM Cortex-A8 microprocessor
  • PowerVR SGX subsystem for 3D graphics acceleration to support display (OMAP35 device only)
  • Camera image signal processor (ISP) that supports multiple formats and interfacing options connected to a wide variety of image sensors
  • Display subsystem with a wide variety of features for multiple concurrent image manipulation, and a programmable interface supporting a wide variety of displays. The display subsystem also supports NTSC and PAL video out.
  • Level 3 (L3) and level 4 (L4) interconnects that provide high-bandwidth data transfers for multiple initiators to the internal and external memory controllers and to on-chip peripherals

The device also offers:

  • A comprehensive power- and clock-management scheme that enables high-performance, low-power operation, and ultralow-power standby features. The device also supports SmartReflex adaptative voltage control. This power-management technique for automatic control of the operating voltage of a module reduces the active power consumption.
  • Memory-stacking feature using the package-on-package (POP) implementation (CBB and CBC packages only)

OMAP35 devices are available in a 515-pin s-PBGA package (CBB suffix), 515-pin s-PBGA package (CBC suffix), and a 423-pin s-PBGA package (CUS suffix). Some features of the CBB and CBC packages are not available in the CUS package. (See Table 1-1 for package differences).

This data manual presents the electrical and mechanical specifications for the OMAP35 applications processors. The information in this data manual applies to both the commercial and extended temperature versions of the OMAP35 applications processors unless otherwise indicated. This data manual consists of the following sections:

  • Section 2: Terminal Description: assignment, electrical characteristics, multiplexing, and functional description
  • Section 3: Electrical Characteristics: power domains, operating conditions, power consumption, and DC characteristics
  • Section 4: Clock Specifications input and output clocks, DPLL and DLL
  • Section 5: Video Dac Specifications
  • Section 6: Timing Requirements and Switching Characteristics
  • Section 7: Package Characteristics: thermal characteristics, device nomenclature, and mechanical data for available packaging
open-in-new 查找其它 其他 Sitara 处理器
下载

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 24
类型 标题 下载最新的英文版本 发布
* 数据表 OMAP3515/03 Applications Processor 数据表 2013年 10月 10日
* 勘误表 OMAP3530/25/15/03 Applications Processor Silicon Errata-Revs 3.1, 3.0, 2.1,&2.0 2010年 10月 12日
应用手册 PCB Design Guidelines for 0.4mm Package-On-Package (PoP) Packages, Part I 2020年 3月 3日
技术文章 Designing smarter remote terminal units for microgrids 2019年 10月 2日
技术文章 Security versus functional safety: a view from the Processor Software Development Kit 2019年 5月 31日
应用手册 TMS320C6472 DDR2 Implementation Guidelines 2019年 3月 20日
技术文章 Simplified software development through the Processor SDK and tools 2018年 10月 2日
用户指南 How-To and Troubleshooting Guide for PRU-ICSS PROFIBUS 2018年 9月 24日
技术文章 Processor SDK: one for all and all for one 2018年 6月 27日
用户指南 SYS/BIOS (TI-RTOS Kernel) User's Guide 2018年 2月 7日
用户指南 SYS/BIOS (TI-RTOS Kernel) v6.50 User's Guide 2017年 10月 1日
应用手册 PCB Assembly Guidelines for 0.4mm Package-On-Package (PoP) Packages, Part II 2013年 11月 1日
用户指南 Delta for OMAP35x Technical Reference Manual Version X to Version Y 2012年 12月 10日
用户指南 OMAP35x Technical Reference Manual 2012年 12月 10日
应用手册 使用 TPS65023 为 OMAP™3 供电:设计指南 (Rev. B) 2010年 10月 8日
应用手册 Assembly Guidelines for 0.5mm Package-on-Package(PoP) Packages, Part II 2010年 6月 23日
应用手册 PCB Design Guidelines for 0.5mm Package-On-Package (PoP) Packages, Part I 2010年 6月 23日
应用手册 OMAP35x to AM37x Hardware Migration Guide 2010年 6月 3日
应用手册 OMAP35x to AM35x Hardware Migration Guide 2010年 5月 24日
用户指南 OMAP35x Peripherals Overview Reference Guide 2010年 1月 20日
应用手册 OMAP35x Linux PSP Data Sheet 2009年 10月 16日
用户指南 Powering OMAP35x with TPS65073x 2009年 10月 13日
应用手册 Powering OMAP3 with TPS6235x 2008年 12月 3日
应用手册 OMAP35x 0.65mm Pitch Layout Methods 2008年 6月 26日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

软件开发

软件开发套件 (SDK) 下载
用于 Sitara 微处理器的 Android 开发套件
ANDROIDSDK-SITARA 虽然起初专为移动手持终端而设计,Android 操作系统仍允许嵌入式应用的设计人员轻松为产品增加高级操作系统。 与 Google 联合开发的 Android 是一套可立即实现集成和生产的全面操作系统。


Android 操作系统的亮点在于:

  • 完整的开放源码软件解决方案
  • 基于 Linux
  • 针对商业开发的简洁许可条款 (Apache)
  • 包含一个完整的应用框架
  • 允许通过 Java 轻松集成定制开发应用
  • 开包即用的多媒体、图形和图形用户界面
  • 大量 Android 和应用开发人员供随时调遣

 

特性

TI 的 Android 开发套件是一套完整的软件,Sitara 器件的开发人员可以用其轻松快速地评估 Android 操作系统。该套件提供稳定且经全面测试的软件基础,可广泛用于包括评估模块和 Beagleboard (beagleboard.org) 在内的各种 Sitara 硬件。


该开发套件包含:

  • Linux 内核
  • Uboot/x 加载程序
  • 3D 图形 OpenGL(r) 驱动程序和库
  • 用于 Android 的 Adobe Flash 10 库
  • RowboPERF,性能基准应用
  • 包括 3D 图形的示例应用
  • 主机工具
  • 调试选项
  • 完整文档


其它集成功能,例如对 WLAN、Bluetooth(R)、S 视频、分量视频、快速启动、电源管理、NAND UBIFS、摄像机、HDMI、Gb 以太网、音频输入/输出、SATA、PCIe 的支持并可根据使用的硬件平台支持更多功能。有关每个版本具体功能的列表,请单击相应的“获取软件”按钮(上方)以查找发布说明、相关指南和其它文档。


包括 OpenGL 支持,用户将可以利用包含在 Android 中的图形功能,获得流畅且强大的用户体验。可支持多种 Sitara 器件,开发人员还可利用 ARM(r) Cortex™-A8 内核(高达 1GHz)和多个外设来适用于大多数嵌入式应用。


免费提供 Sitara 器件的 Android 开发套件,不附加任何开发和生产限制。希望尝试使用 Sitara 的最新 Android 代码的开发人员还可访问 arowboat.org 上的开放源码社区。在该网站上,用户可以下载最新代码,还可与其他开发人员以及 Android 操作系统的用户进行互动。

软件开发套件 (SDK) 下载
代码示例和演示 下载
调试探测 下载
Spectrum Digital XDS200 USB 仿真器
TMDSEMU200-U Spectrum Digital XDS200 是最新 XDS200 系列 TI 处理器调试探针(仿真器)的首个模型。XDS200 系列拥有超低成本 XDS100 与高性能 XDS560v2 之间的低成本与高性能的完美平衡。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS200 通过 TI 20 引脚连接器(带有适合 TI 14 引脚、TI 10 引脚和 ARM 20 引脚的多个适配器)连接到目标板,而通过 USB2.0 高速连接 (480Mbps) 连接到主机 PC。要在主机 PC 上运行,还需要 Code Composer Studio™ IDE 许可证。

(...)

$295.00
特性

XDS200 是最新的 JTAG 系列 TI 处理器调试探针(仿真器)。XDS200 旨在提供良好的性能和最常见的功能,定位于低成本 XDS100 和高性能 XDS560v2 之间,是用于调试 TI 微控制器、处理器和无线器件的均衡型解决方案。

XDS200 适合取代老化的 XDS510 系列 JTAG 调试器,其具有更高的 JTAG 数据吞吐量、增加了对 ARM 串行线调试模式的支持并降低了成本。

XDS200 的所有型号均顺应在现代 TI 开发板上减小空间的趋势,为此提供标准的 TI 20 引脚连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 接头的模块化目标配置适配器(提供的适配器因型号而异)。

XDS200 支持传统的 IEEE1149.1 (JTAG)、IEEE1149.7 (cJTAG) 以及 ARM 的串行线调试 (SWD) 和串行线输出 (SWO),运行时的接口电平为 +1.5V 到 4.1V。

与传统 JTAG 相比,IEEE1149.7 或紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

串行线调试 (SWD) 作为一种调试模式,也使用两个引脚,并且与 JTAG 相比能够以更高的时钟速率传输数据。串行线输出 (SWO) 多增加了一个引脚,此引脚允许对指定的 Cortex M4 微控制器执行简单的跟踪操作。

所有 XDS200 型号均支持通过 USB2.0 高速连接 (480Mbps) 连接到主机,某些型号还支持以太网 10/100Mbps。此外,某些型号支持对目标板进行功耗监控。

(...)

调试探测 下载
Blackhawk XDS560v2 系统跟踪 USB 仿真器
TMDSEMU560V2STM-U XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Blackhawk XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(带有适合 TI 14 引脚、TI 20 引脚和 ARM 20 (...)

$995.00
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

调试探测 下载
Spectrum Digital XDS560v2 系统跟踪 USB 和以太网
TMDSEMU560V2STM-UE XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(适合 TI 14 引脚、TI 20 引脚、ARM 20 引脚和 TI 60 (...)

$1,495.00
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

IDE、配置、编译器和调试器 下载
适用于 Sitara™ 处理器的 Code Composer Studio (CCS) 集成开发环境 (IDE)
CCSTUDIO-SITARA

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Sitara™ ARM© Processors

 

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio comprises a suite of tools used to develop and debug (...)

编程工具 下载
用于 AM35x、AM37x、DM37x 和 OMAP35x 器件的 FlashTool
FLASHTOOL — Flash Tool is a Windows-based application that can be used to transfer binary images from a host PC to TI Sitara AM35x, AM37x, DM37x and OMAP35x target platforms.


Additional Information:

TI GForge - Welcome to gforge.ti.com

TI E2E Community

软件编解码器 下载
编解码器 - 视频和语音 - 基于 C64x+ 的器件(OMAP35x、C645x、C647x、DM646、DM644x 和 DM643x)
C64XPLUSCODECS TI 编解码器免费提供,附带生产许可且现在可供下载。全部经过生产测试,可轻松地集成到音频、视频和语音应用中 单击“获取软件”按钮(上方),以获取经过测试的最新编解码器版本。该页面及每个安装程序中都包含有数据表和发布说明。

 

其它信息:

特性

为获得最佳的设计效果,请查找针对您平台进行优化的编解码器。如果找不到,请单击“获取软件”按钮(上方)查找针对 TI C64x+ 内核器件(例如:OMAP35x、TMS320C645x、TMS320C647x、TMS320DM646x、TMS320DM644x 和 TMS320DM643x 系列的大多数器件)进行优化的编解码器。

 

C64x+ 编解码器提供:

  • LINUX 和 WINDOWS 安装程序
  • XDC 封装且在编解码器基于引擎的测试中经标准 EVM 验证
  • 所有编解码器都兼容 eXpressDSP™,并实施 XDM 1.x 的一个接口
  • 每个编解码器数据表都指定了性能数据
软件编解码器 下载
编解码器 - 针对 OMAP35x 处理器进行了优化
OMAP35XCODECS TI 编解码器免费提供,附带生产许可且现在可供下载。全部经过生产测试,可轻松集成到音频、视频和语音应用中。单击“获取软件”按钮(上方),以获取经过测试的最新编解码器版本。该页面及每个安装程序中都包含有数据表和发布说明。

 

附加信息

特性

OMAP35x 编解码器经过优化,可用于 OMAP3525 和 OMAP3530 处理器。为获得最佳的设计效果,请使用这些。如果您要搜索其它 TI 编解码器,请查找针对 TI C64x+ 内核器件(例如:OMAP35x、TMS320C645x、TMS320C647x、TMS320DM646x、TMS320DM644x 和 TMS320DM643x 系列的大多数器件)进行过优化的编解码器。有关其它 TI 编解码器,请转到“编解码器当前库存”。

 

OMAP35x 编解码器提供:

  • 免费、带有产品许可的对象代码
  • LINUX 和 WINDOWS 安装程序
  • XDC 封装且在编解码器基于引擎的测试中经标准 EVM 验证
  • 所有编解码器都兼容 eXpressDSP™,并实施 XDM 1.x 的一个接口
  • 每个编解码器数据表都指定了性能数据

设计工具和仿真

仿真模型 下载
SPRM312B.ZIP (10 KB) - BSDL Model
仿真模型 下载
SPRM313C.ZIP (11 KB) - BSDL Model
仿真模型 下载
SPRM319B.ZIP (1537 KB) - IBIS Model
仿真模型 下载
SPRM320A.ZIP (1575 KB) - IBIS Model
仿真模型 下载
SPRM321A.ZIP (1559 KB) - IBIS Model
仿真模型 下载
SPRM473.ZIP (10 KB) - BSDL Model
计算工具 下载
计算工具 下载
特性

功耗估算工具 (PET)

步骤 1.

下载并填写输入电子表格。
将其另存为 Excel 2003 格式。

对于 OMAP35x 处理器

下载 OMAP35x 的简化电子表格

下载 OMAP35x 的高级电子表格

对于 AM35x ARM Cortex™-A8 微处理器

下载 AM35x 的简化电子表格

下载 AM35x 的高级电子表格

对于 AM335x ARM Cortex™-A8 微处理器

下载 AM335x 的简化电子表格

下载 AM335x 的高级电子表格

步骤 2.

上传电子表格。
需要登录。

上传电子表格

步骤 3.

通过电子邮件向您发送功耗估算报告。
查看取样报告

PET 使用户能够深入了解所选 Sitara 和 OMAP 处理器的功耗。该工具能让用户选择多种应用方案,并让他们了解功耗以及如何应用高级节能技术以进一步降低整体功耗。

PET 包括三个模块:

  1. 下载输入电子表格 - 这种可下载的电子表格是一种能够让用户输入其应用所需的器件参数的机制。参数包括 IP 活动/加载、所需电源状态以及电源管理使用。多种操作条件可随时隙一起应用于各种状态。
  2. 上传电子表格 - 完成输入电子表格之后,用户便可以向 TI 上传电子表格,以便进行功耗分析。上传需要注册和接受法律协议。
  3. 功耗估算报告 - 包含根据上传的电子表格生成的功耗信息。报告包括信息泄漏、活动功耗、总体平均功耗以及电源管理电压;如果使用了 Smart Reflex,则将通过电子邮件向用户报告。

在以下维客位置可以找到有关 PET 的详细信息:

原理图 下载
SLUA480.PDF (129 KB)

CAD/CAE 符号

封装 引脚 下载
FCBGA (CUS) 423 了解详情
POP-FCBGA (CBB) 515 了解详情
POP-FCBGA (CBC) 515 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持