ZHDU087 April   2026 CC3501E , CC3551E

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
    1. 1.1 概述
  5. 2原理图注意事项 - CC35xxE IC
    1. 2.1 原理图参考设计
    2. 2.2 电源
      1. 2.2.1 电源输入/输出要求
        1. 2.2.1.1 LDO 建议
      2. 2.2.2 引导序列
        1. 2.2.2.1 托管模式（通过复位引脚上电）
        2. 2.2.2.2 独立模式（电源高于阈值时上电）
        3. 2.2.2.3 SOP 模式
    3. 2.3 时钟源
      1. 2.3.1 快速时钟
      2. 2.3.2 慢速时钟
        1. 2.3.2.1 内部生成的慢速时钟
        2. 2.3.2.2 采用外部振荡器的慢速时钟
        3. 2.3.2.3 采用外部晶体 (XTAL) 的慢速时钟
    4. 2.4 射频 (RF)
    5. 2.5 数字接口
      1. 2.5.1 xSPI
        1. 2.5.1.1 外部串行闪存
      2. 2.5.2 串行线调试 (SWD)
      3. 2.5.3 记录器
      4. 2.5.4 兼容性
    6. 2.6 堆叠式 PSRAM 型号
  6. 3布局注意事项 - CC35xxE IC
    1. 3.1 布局参考设计
      1. 3.1.1 参考设计 – CC355xE 双频带布局
    2. 3.2 IC 散热焊盘
    3. 3.3 射频 (RF)
    4. 3.4 XTAL
    5. 3.5 电源
    6. 3.6 外部闪存布局

3.5 电源

电源、接地布线和去耦电容器对于实现优化布局非常重要。因为去耦电容器会靠近器件和电源的 RF 引脚和布线，因此布线必须足够粗才能支持器件所需的电流。

  • PA_LDO_OUT（引脚 1）：建议将去耦电容器放置在靠近器件引脚的位置，并使用足够粗的布线来实现到电容器的低阻抗路径。有关可视化表示，请参阅图 3-8。
  • VDD_ANA_IN1 和 VDD_ANA_IN2（引脚 4 和 5）：去耦电容器的电源侧必须与一个带有两个电源过孔（每个去耦电容器一个）的多边形区域短接在一起。每个电容器的接地侧必须通过单独的过孔直接接地（不要短接在一起），并与顶层接地平面的其余部分隔离。
  • 对于 1.8V 电源传输，必须使用粗布线或电源平面来承载 VDD_MAIN_IN、VDD_ANA_IN1、VDD_ANA_IN2 和 VPP_IN 中所需的总电流消耗量。
  • VDD_DIG_IN（引脚 10）和 DIG_LDO_OUT（引脚 47）必须在非顶层或接地层上短接在一起（将其放置在层 3 或 4 上）。这样，电源路径不能中断顶层（第 1 层）或连续接地层（第 2 层）上的 RF 布线。有关视觉参考，请参阅图 3-9。去耦电容器应靠近引脚 47。
  • VDDSF（引脚 23）必须配置为 1.8V。必须使用粗布线或电源平面来承载所需电流消耗量。
  • VIO1（引脚 37）和 VIO2（引脚 15）可配置为 1.8V 或者 3.3V。必须使用粗布线或电源平面来承载所需电流消耗量。
  • 1.8V 路径必须位于器件周围的一层上，不能是顶层或接地层（将其放置在第 3 层或第 4 层）。这样，电源路径不能中断顶层（第 1 层）或连续接地层（第 2 层）上的 RF 布线。每个 1.8V 电源仅使用一个过孔，1.8V 电源电流不得在器件下方流动。
  • 对于 3.3V 电源传输，必须使用粗布线或电源平面来承载 PA_LDO_IN 所需的电流消耗量。电源传输也必须置于一个非顶层或接地层的层上（第 3 层或第 4 层）。
  • PA_LDO_IN（引脚 55 和 56）：这两个引脚必须与一个实心区域短接在一起。去耦电容器应靠近器件放置。如果可能，使用两个过孔来提供 3.3V 电源轨。

图 3-8 是从 LP-EM-CC35X1 设计文件中提取的样图。

CC35xxE 电源的参考布局图 3-8 CC35xxE 电源的参考布局

图 3-9 是从 LP-EM-CC35X1 设计文件中提取的样图。

电源层的参考布局（第 3 层）图 3-9 电源层的参考布局（第 3 层）