ZHDA211 July   2026 ADS125H18 , ISO7721 , ISO7730 , ISO7731 , SN6505B , SN74LVC1G17 , TUSB320 , TVS3301

 

  1.   1
  2.   摘要
  3.   商标
  4. 1设计概述和测量性能（正常运行）
    1. 1.1 设计概述
    2. 1.2 正常运行期间的 EMC 测试板电压测量性能
    3. 1.3 正常运行期间的 EMC 测试板电流测量性能
  5. 2EMC 测试板电路和 PCB 布局注意事项
    1. 2.1 针对 EMC 合规性的电路设计注意事项
      1. 2.1.1 每个输入连接器引脚上的高压电容器和电阻器
      2. 2.1.2 TVS 二极管
      3. 2.1.3 保护分流器：PTC 和齐纳二极管
      4. 2.1.4 数字信号串联电阻器
      5. 2.1.5 数字隔离
      6. 2.1.6 电源和保护
      7. 2.1.7 用于放电路径的高压电容器及电阻器
    2. 2.2 针对 EMC 合规性的 PCB 布局注意事项
      1. 2.2.1 PCB 层堆叠及接地平面
      2. 2.2.2 避免较长返回路径
      3. 2.2.3 避免 PCB 走线中出现 90 度弯曲
      4. 2.2.4 利用防护环隔离干扰信号
      5. 2.2.5 去耦电容器
      6. 2.2.6 差分信号布线
      7. 2.2.7 拼接过孔
      8. 2.2.8 隔离栅布局
      9. 2.2.9 元件放置
  6. 3EMC 测试系统、标准和结果
    1. 3.1 EMC 测试系统
    2. 3.2 EMC 测试标准
    3. 3.3 EMC 测试结果
      1. 3.3.1 静电放电 (ESD)
      2. 3.3.2 辐射抗扰度 (RI)
      3. 3.3.3 电快速瞬变 (EFT)
      4. 3.3.4 浪涌抗扰度 (SI)
      5. 3.3.5 传导抗扰度 (CI)
  7. 4原理图、PCB 布局和物料清单
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单 (BOM)
  8. 5总结
  9. 6参考资料

2.1.4 数字信号串联电阻器

高速数字信号上的快速转换可能会导致在传输线路较长的情况下产生辐射发射或者反射。添加串联电阻器有助于增加任何数字信号（尤其是高速时钟信号）的上升和下降时间，并通过以下方式影响 EMC 性能：

  • 减慢转换边沿：串联端接电阻器通过增加与走线电容和电感串联的电阻，有效地增加数字线路的时间常数。
  • 减少反射和发射：串联端接电阻器可以使源阻抗与传输线路的特征阻抗相匹配，从而最大限度地减少可能导致振铃、过冲和下冲的反射。
  • 降低高频谐波：转换时间越长，通常导致辐射发射的带宽和高频谐波就越低。
  • 提高信号完整性：串联端接电阻器有助于提高数字信号的完整性，从而实现更可靠的数据传输。

选择与传输线路的特性阻抗匹配的串联电阻值，从而实现出色的阻抗匹配和最小反射。图 2-7 展示了 ADS125H18、数字隔离器和 PHI 控制器板之间的数字线路上的 49.9Ω 电阻器。将串联电阻器放置在尽可能靠近驱动器的位置，以实现有效的串联端接。

插入数字信号串联电阻器图 2-7 插入数字信号串联电阻器