在此应用中，可配置逻辑块 (CLB) 模块用于生成精确 PWM 控制和诊断所需的异步事件。使用了两个 CLB 实例：AHB_CLB 和 ZVS_CLB，两者在系统中承担不同的功能。

AHB_CLB

AHB_CLB 模块主要负责生成 T1 和 T2 事件，这对于轻载 PWM 波形的生成至关重要。这些事件定义了每个 PWM 周期内的时序边界，从而实现受控续流间隔和自适应开关行为。该模块使用在 TILE0 上配置的 CLB1 实例，如图 X 所示。它利用七个输入信号，并在 CLB 结构内实现三个计数器模块，以合成用于 T1 和 T2 生成的精确时序事件。CLB 输出被路由到 EPWM X-BAR 和其他 CLB 模块，作为 PWM 边沿控制或时序同步等相应动作的触发信号。

图 3-16 AHB_CLB 配置.

ZVS_CLB

ZVS_CLB 模块用于监测 ZVS 的运行并辅助生成诊断事件。它确保 PWM 切换在零电压开关条件下发生，并在出现偏差时向控制环路提供反馈，以便采取纠正措施。该逻辑使用在 TILE1 上配置的 CLB2 实例实现，如图 Y 所示。它利用六个输入信号，并采用两个充当可编程组合逻辑块的查找表 (LUT)。这些 LUT 输出再通过计数器模块进一步处理，最终 CLB 输出经由 CLBOUTPUT X-BAR 和其他 CLB 实例路由，以根据需要创建时序事件并触发诊断。

图 3-17 ZVS_CLB 配置.

AHB_CLB 和 ZVS_CLB 的联合使用使固件能够在硬件中灵活生成和管理异步事件，从而显著减轻 CPU 负担。通过与 EPWM 和 X-BAR 子系统集成，这些 CLB 可实现确定性时序、低延迟事件生成和增强的实时响应能力，这对于实现高效率自适应 PWM 控制至关重要。