2 术语

PHY：

指 OSPI 驱动器的 PHY（物理层）模式。PHY 模式使用专用计时电路来管理存储器的数据传输。在该模式下，每个参考时钟周期在标准传输中产生一个完整的存储器时钟周期，在双倍速传输中产生半个周期。系统提供四种不同的时序配置，可使用内部信号或来自存储器芯片的外部反馈信号。

启用 PHY 后会绕过输入时钟分频器。因此，有效频率是指输入时钟频率。PHY 调优算法通过改变 rxDLL、txDLL 和读取延迟来计算最佳调优点。请参阅此处了解更多信息。

QSPI：

四线串行外设接口是一种使用 4 条数据线 (DQ0-DQ3) 进行串行数据传输的增强型 SPI 型号。支持单通道/双通道/四通道模式以适应不同传输阶段，在保持向后兼容性的同时，相较于标准 SPI 可实现高达 4 倍的带宽提升。

OSPI：

八路串行外设接口 - 一种使用 8 条数据线 (DQ0-DQ7) 进行串行数据传输的高级 SPI 型号。支持所有 QSPI 模式和八路模式，可获得更高带宽。在进行源同步数据采集时，它可使用或不使用 DQS（数据选通）信号运行。

SDR：

单倍数据速率模式在时钟信号的单一沿传输数据，每根数据线每时钟周期发送一位。这是一种更简单，更传统的时钟方案，可在中等速度下提供良好的可靠性。在 8 条数据线的八通道 SDR 模式下，理论最大数据速率为每个时钟周期 8 位。

DDR：

双倍数据速率模式在时钟信号的上升沿和下降沿均传输数据，相较于 SDR 模式有效提升两倍数据吞吐量。在 8 条数据线的八通道 DDR 模式下，每个时钟周期传输 16 位数据（每边 8 位 × 2 边）。

协议（命令-地址-数据）：

协议模式格式为 WR-WR-WR，其中第一个 WR 表示命令位宽和速率，第二个 WR 表示命令修饰符位宽和速率，第三个 WR 表示数据位宽和速率。位宽 (W) 可以是 1 位或 8 位。速率 (R) 可以是 SDR 中的 S，也可以是 DDR 的 D。SDR 在上升时钟沿和下降时钟沿传输相同的值，而 DDR 可能在每个边沿传输不同的值。

例如，1S-1S-1S 表示所有相位都使用 1 位宽 SDR。符号 8D-8D-8D 表示所有相位都使用 8 位宽 DDR。

DQS：

数据选通是闪存器件在 DDR 模式下的闪存读取操作期间提供的源同步信号。DQS 边与有效数据窗口的中心对齐，从而使控制器能够在最佳时间对数据进行采样。DQS 用于 DDR 模式，不适用于 SDR 模式。

基准时钟：

基准时钟是 OSPI 控制器的输入时钟信号。它通常由系统时钟提供。该时钟经过分频，生成发送到闪存器件的串行时钟。

DLL：

延迟锁定环是一种为信号时序控制生成精确、可编程延迟的数字电路。DLL 由延迟元件链组成，通常是逆变器或缓冲器，其传播延迟可以进行调整。环路通过连续调整延迟链直至输出与反馈信号对齐，从而锁定至基准。在 OSPI PHY 中，独立的发送和接收 DLL 以一个延迟元件步长的分辨率控制输出和输入信号的时序，从而对建立时间和保持时间进行精细控制。

Tx DLL：

传输 DLL 是 PHY 中的可编程延迟线，用于调整控制器将输出数据和命令驱动到闪存的时间。它还可确保满足建立和保持时间要求。取值范围通常为 0 至 127。

Rx DLL：

接收 DLL 是 PHY 中的可编程延迟线，用于调整控制器对来自闪存的输入数据进行采样的时间。DLL 延迟采样时钟或 DQS 信号，使其与数据有效窗口的中心对齐。取值范围通常为 0 至 127。

读取延迟：

读取延迟是应用于数据采集时序的额外可编程延迟，以基准时钟周期进行测量。它提供了对细粒度 DLL 设置的补充粗调整。取值范围通常为 0 至 4。

OTP：

最佳调优点是 Tx DLL、Rx DLL 和读取延迟值的特定组合，由调优算法选择。它代表了稳定工作区域的中心，在所有方向上都具有最大裕度。

亚稳态间隙：

亚稳态间隙是一个参数空间，在该空间内并非均匀地通过或失败。相反、它包括时序亚稳态并读取失败的区域之间的对角线间隙，或者随温度、电压和其他环境因素偏移的边界。该间隙表示采样时钟沿在数据切换沿上移动的切换区域。这从根本上来说是不稳定的，必须加以避免。

半径验证：

半径验证是一种验证技术，用于测试候选调优点周围圆形区域内的所有参数组合。它可确保所选点在所有方向上都有足够的边距。

对角线搜索：

对角线搜索是最新的调优算法使用的核心搜索策略。算法不是在参数空间中进行水平和垂直搜索，而是沿着有效穿越通过区域和亚稳态间隙的 45 度对角线进行搜索。