ZHCZ033C December 2021 – May 2025 AM2732 , AM2732-Q1
PLL:锁定在 1GHz 以下时推荐使用的 PLL 配置
如果 PLL 锁定到低于 1GHz,应使用以下设置让 PLL 实现低抖动时钟输出。
Sigma Delta 设置建议
SD 分频器应编程为 0x4 [ MSS_TOPRCM:PLL_CORE_FRACDIVPLL_CORE_FRACDIV_REGSD]
PLL CTRL 设置建议
SELFFREQDCO 字段应编程为 0x2 [MSS_TOPRCM:PLL_CORE_CLKCTRLPLL_CORE_CLKCTRL]