ZHCZ033C December 2021 – May 2025 AM2732 , AM2732-Q1
跨 HWA M1+M2 存储器的 EDMA 传输可能导致数据损坏
所有跨 HWA M1+M2 存储器的 EDMA 传输均有可能导致数据损坏，而 SoC 不会发出任何错误通知。
根据 TPTC IP 规范，TR 应访问单个目标端点。HWA 的 M0/M1 存储器组可通过单个目标点使用，HWA 的 M2/M3 存储器组可用作另一个目标点（不同于 M0/M1）使用。因此，如果使用单个 TR 访问跨 HWA M1 和 M2 存储器的缓冲器（即跨 2 个不同目标点的单个缓冲器），不符合规范的要求。本勘误表明确强调该规范要求。
将访问拆分为 2 个 TR，避免单个 TR 跨越 M1+M2。可以将 2 个 TR 连接起来。