ZHCUD70A October   2018  – July 2025 LP87561-Q1 , LP87562-Q1 , LP87563-Q1 , LP87564-Q1 , LP87565-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2设置
    1. 2.1 SCL/SDA 引脚
    2. 2.2 NRST 引脚
    3. 2.3 ENx (GPIOx) 引脚
    4. 2.4 nINT
  6. 3配置
    1. 3.1 配置序列
    2. 3.2 默认 OTP 配置
    3. 3.3 通过 I2C 来配置寄存器的建议顺序
      1. 3.3.1 电压设置
      2. 3.3.2 电流限制和其他稳压器设置
      3. 3.3.3 GPO 设置
      4. 3.3.4 时钟同步功能
      5. 3.3.5 PGOOD 设置
      6. 3.3.6 中断设置
      7. 3.3.7 启动和关断序列
      8. 3.3.8 设置 ENx 引脚控制位
      9. 3.3.9 设置 EN_BUCKx 位
  7. 4修订历史记录

2.4 nINT

nINT 引脚（引脚 19）是来自 LP8756x-Q1 PMIC 的开漏、低电平有效输出。将此引脚连接至一个外部上拉电阻器。如果 RESET_REG_MASK 位未被屏蔽，则只要 RESET_REG_INT 位设置为高电平，就会在该引脚上生成中断。当 VANA 电源电压降至欠压阈值电平以下或主机已使用 RESET 寄存器中的 SW_RESET 位请求复位或器件由 NRST 复位时，RESET_REG_INT 位被设置为高电平。通过监测 nINT 引脚，MCU 知道 PMIC 寄存器何时复位为 OTP 确定的默认值，并采取必要的操作以确保根据需要配置 PMIC。

上电复位后，LP8756x-Q1 PMIC 需要 1.2ms 的延迟，然后才能通过 I2C 接口进行任何通信。当 RESET_REG_MASK 位未屏蔽时，可以通过 nINT 引脚监测此所需延迟。上电复位后，nINT 引脚会驱动为高电平，同时寄存器复位并读取 OTP 以将寄存器设置为其初始值。在 1.2ms 后，nINT 引脚被驱动为低电平，表明寄存器已复位并可通过配置来满足设计要求。

否则，当 RESET_REG_MASK 位被屏蔽时，nINT 对上电复位没有任何反应。

注： 为了正确监控 nINT 引脚，MCU 必须清除所有中断，然后才能启用 LP8756x-Q1 PMIC 上的所有输出。将 1 写入 INT_TOP2 寄存器中的 RESET_REG 位，以清除此中断。如果在启用 LP8756x-Q1 PMIC 输出之前未清除所有中断，则当生成中断并且 MCU 无法检测到寄存器复位时，nINT 引脚上没有变化。确保 TOP_MASK2 寄存器中的 RESET_REG_MASK 位未屏蔽，以便在 nINT 上生成中断。