ZHCUCH5 November   2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 术语
    2. 1.2 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 主要产品
      1. 2.2.1 IWRL6432
    3. 2.3 设计注意事项
      1. 2.3.1 参考设计特性
    4. 2.4 IWRL6432 参考设计架构
      1. 2.4.1 IWRL6432：BOM 优化设计
        1. 2.4.1.1 器件电源拓扑
      2. 2.4.2 配电网络
      3. 2.4.3 内部 LDO
        1. 2.4.3.1 启用和禁用低功耗模式
        2. 2.4.3.2 1.4V 电源：APLL 和合成器
          1. 2.4.3.2.1 APLL 1.4V
          2. 2.4.3.2.2 合成器 1.4V
        3. 2.4.3.3 1.2V 电源
          1. 2.4.3.3.1 射频 1.2V 电源
        4. 2.4.3.4 射频 1.0V 电源
      4. 2.4.4 元件选型
        1. 2.4.4.1 1.8V 直流/直流稳压器
          1. 2.4.4.1.1 强制 PWM 模式开关的必要性
          2. 2.4.4.1.2 展频时钟的重要性
        2. 2.4.4.2 3.3V 低压降稳压器
        3. 2.4.4.3 闪存存储器
        4. 2.4.4.4 晶体
  9. 3系统设计原理
    1. 3.1 天线规格
      1. 3.1.1 天线要求
      2. 3.1.2 天线方向
      3. 3.1.3 带宽和回波损耗
      4. 3.1.4 天线增益图
    2. 3.2 天线阵列
      1. 3.2.1 具有 3D 检测功能的 2D 天线阵列
      2. 3.2.2 具有 2D 检测功能的 1D 天线阵列
    3. 3.3 PCB
      1. 3.3.1 焊盘中的过孔消除
      2. 3.3.2 微过孔工艺消除
    4. 3.4 配置参数
      1. 3.4.1 天线几何结构
      2. 3.4.2 距离和相位补偿
      3. 3.4.3 线性调频脉冲配置
    5. 3.5 原理图和布局设计要求
      1. 3.5.1 BOM 优化型拓扑的内部 LDO 输出去耦电容器和布局条件
        1. 3.5.1.1 单电容器轨
          1. 3.5.1.1.1 1.2V 数字 LDO
        2. 3.5.1.2 双电容器轨
          1. 3.5.1.2.1 1.2V 射频 LDO
        3. 3.5.1.3 1.2V SRAM LDO
        4. 3.5.1.4 1.0V 射频 LDO
      2. 3.5.2 最佳和非最佳布局实践
        1. 3.5.2.1 去耦电容器放置
        2. 3.5.2.2 接地返回路径
        3. 3.5.2.3 高载流布线的布线宽度
        4. 3.5.2.4 接地平面分割
  10. 4链路预算
  11. 5硬件、软件、测试要求和测试结果
    1. 5.1 硬件要求
      1. 5.1.1 与 USB 转 UART 桥接器的连接
      2. 5.1.2 用于连接到主机 PC 的 USB 电缆
      3. 5.1.3 RS232 的 Rx-Tx 归属
    2. 5.2 软件要求
    3. 5.3 测试场景
    4. 5.4 测试结果
      1. 5.4.1 在视轴方向上 15 米范围内进行人体检测
      2. 5.4.2 天线辐射图
      3. 5.4.3 方位角平面中的角度估算精度
      4. 5.4.4 角度分辨率
  12. 6设计和文档支持
    1. 6.1 设计文件
      1. 6.1.1 原理图
      2. 6.1.2 BOM
      3. 6.1.3 PCB 布局建议
        1. 6.1.3.1 布局图
    2. 6.2 工具与软件
    3. 6.3 文档支持
    4. 6.4 支持资源
    5. 6.5 商标
  13. 7关于作者

2.4.1.1 器件电源拓扑

IWRL6432 可以根据器件的电源可用性，在四种不同的电源拓扑中运行，同时在功耗和 BOM（成本）之间进行权衡。

IWRL6432 提供两种拓扑：低功耗拓扑和 BOM 优化型拓扑。最多可以向 IWRL6432 提供三种不同的电源电压：3.3V、1.8V 和 1.2V。拓扑的选择取决于 1.2V 是否由外部提供给器件。

在低功耗拓扑中，1.2V 电源由外部提供。较高的电流通过 1.2V 电源轨提供，从而降低了总体功耗。这就是这种拓扑被称为低功耗拓扑的原因。在 BOM 优化型拓扑中，1.2V 电源不是从外部提供给器件的，而是由片上 LDO 生成的，这样就不再需要外部 1.2V 电源轨。这就是这种拓扑被称为 BOM（物料清单）优化型拓扑的原因。

该器件支持两种 IO 电压：3.3V 和 1.8V。因此，可以根据 IO 电压将每个电源拓扑进一步细分为两种配置。启动时，该器件会检测提供的外部电压数量并调整 IO，然后确定是否需要激活内部 1.2V 电源。这在电源拓扑和 IO 配置方面带来了出色的应用灵活性。

下表总结了不同拓扑下以不同 IO 电压运行时向内部子系统提供的电源。

表 2-2 电源轨特性：低功耗 3.3V I/O 拓扑
电源由电源供电的器件块
3.3V数字 I/O
1.8V

合成器和 APLL VCO、晶体振荡器、IF

放大器级、ADC

1.2V内核数字和 SRAM、RF、VNWA
表 2-3 电源轨特性：低功耗 1.8V I/O 拓扑
电源由电源供电的器件块
1.8V数字 IO、合成器和 APLL VCO、晶体振荡器、IF 放大器级、ADC
1.2V内核数字和 SRAM、RF、VNWA
表 2-4 电源轨特性：BOM 优化的 3.3V I/O 拓扑
电源由电源供电的器件块
3.3V数字 I/O
1.8V合成器和 APLL VCO、晶体振荡器、IF 放大器级、ADC
表 2-5 电源轨特性：BOM 优化的 1.8V I/O 拓扑
电源由电源供电的器件块
1.8V数字 IO、合成器和 APLL VCO、晶体振荡器、IF 放大器级、ADC
注： 在 BOM 优化型拓扑中，数字内核、SRAM、RF 和 VNWA 全部由内部生成的 1.2V 电源轨供电。

在 BOM 优化模式下，可以使用一个电源轨 (1.8V) 或两个电源轨（3.3V 和 1.8V）为器件供电，具体分别取决于 1.8V IO 或 3.3V IO。

在低功耗模式下，可以使用两个电源轨（1.8V 和 1.2V）或三个电源轨（3.3V、1.8V 和 1.2V）为器件供电。在初始启动期间，该器件会检测是否存在外部 1.2V 电源，并据此确定是否需要内部生成的 1.2V LDO。从外部提供 1.2V 电源轨时，这种情况下不会启用片上 LDO。

TIDEP-01033 BOM 优化模式电源管理（左图：单个电源轨 1.8V I/O 拓扑，右图：两个电源轨 3.3V I/O 拓扑）图 2-6 BOM 优化模式电源管理（左图：单个电源轨 1.8V I/O 拓扑，右图：两个电源轨 3.3V I/O 拓扑）
TIDEP-01033 低功耗模式电源管理（左图：两个电源轨 1.8V I/O 拓扑，右图：三个电源轨 3.3V I/O 拓扑）图 2-7 低功耗模式电源管理（左图：两个电源轨 1.8V I/O 拓扑，右图：三个电源轨 3.3V I/O 拓扑）

此参考设计采用 BOM 优化型拓扑（图 2-6），并能够在 3.3V 和 1.8V IO 电压操作之间切换。

与低功耗拓扑相比，BOM 优化型拓扑功耗略高，但能够显著降低设计成本。因此，为了优化功耗和成本，这里使用了 BOM 优化型拓扑。有关不同拓扑之间的功耗比较，请参阅 IWRL6432 单芯片 57GHz 至 64GHz 工业雷达传感器 数据表的典型功耗数值 部分。