ZHCUCH5 November   2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 术语
    2. 1.2 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 主要产品
      1. 2.2.1 IWRL6432
    3. 2.3 设计注意事项
      1. 2.3.1 参考设计特性
    4. 2.4 IWRL6432 参考设计架构
      1. 2.4.1 IWRL6432：BOM 优化设计
        1. 2.4.1.1 器件电源拓扑
      2. 2.4.2 配电网络
      3. 2.4.3 内部 LDO
        1. 2.4.3.1 启用和禁用低功耗模式
        2. 2.4.3.2 1.4V 电源：APLL 和合成器
          1. 2.4.3.2.1 APLL 1.4V
          2. 2.4.3.2.2 合成器 1.4V
        3. 2.4.3.3 1.2V 电源
          1. 2.4.3.3.1 射频 1.2V 电源
        4. 2.4.3.4 射频 1.0V 电源
      4. 2.4.4 元件选型
        1. 2.4.4.1 1.8V 直流/直流稳压器
          1. 2.4.4.1.1 强制 PWM 模式开关的必要性
          2. 2.4.4.1.2 展频时钟的重要性
        2. 2.4.4.2 3.3V 低压降稳压器
        3. 2.4.4.3 闪存存储器
        4. 2.4.4.4 晶体
  9. 3系统设计原理
    1. 3.1 天线规格
      1. 3.1.1 天线要求
      2. 3.1.2 天线方向
      3. 3.1.3 带宽和回波损耗
      4. 3.1.4 天线增益图
    2. 3.2 天线阵列
      1. 3.2.1 具有 3D 检测功能的 2D 天线阵列
      2. 3.2.2 具有 2D 检测功能的 1D 天线阵列
    3. 3.3 PCB
      1. 3.3.1 焊盘中的过孔消除
      2. 3.3.2 微过孔工艺消除
    4. 3.4 配置参数
      1. 3.4.1 天线几何结构
      2. 3.4.2 距离和相位补偿
      3. 3.4.3 线性调频脉冲配置
    5. 3.5 原理图和布局设计要求
      1. 3.5.1 BOM 优化型拓扑的内部 LDO 输出去耦电容器和布局条件
        1. 3.5.1.1 单电容器轨
          1. 3.5.1.1.1 1.2V 数字 LDO
        2. 3.5.1.2 双电容器轨
          1. 3.5.1.2.1 1.2V 射频 LDO
        3. 3.5.1.3 1.2V SRAM LDO
        4. 3.5.1.4 1.0V 射频 LDO
      2. 3.5.2 最佳和非最佳布局实践
        1. 3.5.2.1 去耦电容器放置
        2. 3.5.2.2 接地返回路径
        3. 3.5.2.3 高载流布线的布线宽度
        4. 3.5.2.4 接地平面分割
  10. 4链路预算
  11. 5硬件、软件、测试要求和测试结果
    1. 5.1 硬件要求
      1. 5.1.1 与 USB 转 UART 桥接器的连接
      2. 5.1.2 用于连接到主机 PC 的 USB 电缆
      3. 5.1.3 RS232 的 Rx-Tx 归属
    2. 5.2 软件要求
    3. 5.3 测试场景
    4. 5.4 测试结果
      1. 5.4.1 在视轴方向上 15 米范围内进行人体检测
      2. 5.4.2 天线辐射图
      3. 5.4.3 方位角平面中的角度估算精度
      4. 5.4.4 角度分辨率
  12. 6设计和文档支持
    1. 6.1 设计文件
      1. 6.1.1 原理图
      2. 6.1.2 BOM
      3. 6.1.3 PCB 布局建议
        1. 6.1.3.1 布局图
    2. 6.2 工具与软件
    3. 6.3 文档支持
    4. 6.4 支持资源
    5. 6.5 商标
  13. 7关于作者

2.4.4.4 晶体

该参考设计使用 Murata 的 XRCGE 系列 40MHz 低成本小尺寸晶体作为时钟源。晶振的器件型号为 XRCGE40M000FBAABR0。以下是晶体的一些特性：

  • 频率 40.0000MHz
  • ±15ppm 频率容差
  • 负载电容 8pF
  • ESR 50Ohms
  • 尺寸为 2.0mm x 1.6mm

以下是 IWRL6432 器件的晶体要求：

表 2-10 晶体电气特性（振荡器模式）
名称说明最小值典型值最大值单位
fP并联谐振晶体频率40MHz
CL晶体负载电容5812pF
ESR晶体 ESR50Ω
温度范围预期工作温度范围-40105°C
频率容差晶体频率容差123-200200ppm
驱动电平50200µW
(1) 晶体制造商的规格必须满足此要求。
(2) 包括晶体的初始容差、温漂、老化以及由于负载电容不正确而导致的频率牵引。
(3) 晶体容差会影响雷达传感器精度。