ZHCU971A November   2020  – February 2022 LP8764-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2入门
    1. 2.1 入门：单 EVM
    2. 2.2 入门：多 EVM 评估
    3. 2.3 GUI 工具
  5. 3EVM 详细信息
    1. 3.1 端子块
    2. 3.2 测试点说明
    3. 3.3 配置接头
    4. 3.4 堆叠接头
    5. 3.5 连接器
    6. 3.6 DIP 开关
    7. 3.7 EVM 控制和 GPIO
  6. 4定制
    1. 4.1 更改通信接口
    2. 4.2 更改相位配置
  7. 5原理图、布局和物料清单
  8. 6其他资源
  9. 7修订历史记录

4.2 更改相位配置

表 4-1 显示了五种可能的相位配置。重要的是 EVM 的相位配置必须与 PMIC 的相位配置匹配。跳线 J3-J8 位于 PCB 顶层，而电阻 R1-R7 位于 PCB 底层。

表 4-1 相位配置
相位配置 R1 R2/R3 R4/R5 R6/R7 J3 J4 J5 J6 J7 J8
1（4 相） R1 R2 R5 R6 是 是 是 是 是 是
2 (3+1) R1 R2 R5 R7 是 是 是 是 否 否
3 (2+1+1) R1 R2 R4 R7 否 否 是 否 否 否
4 (1+1+1+1) R1 R3 R4 R7 否 否 否 否 否 否
5 (2+2) R1 R2 R4 R6 否 否 是 否 否 是

此表还印刷在 PCB 底层的 EVM 上。所有反馈电压都可以从 J14-J19 测量，其中 J15 和 J18 为差分反馈。

注意：可使用未使用的次级降压反馈进行电压监测。在这种情况下，将 FB 引脚连接到 GND 的 0ohm 电阻必须打开（例如 R5/R6）。