ZHCSZF9 December   2025 UCC21751-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全相关认证
    8. 5.8  安全限值
    9. 5.9  电气特性
    10. 5.10 开关特性
    11. 5.11 绝缘特性曲线
    12. 5.12 典型特性
  7. 6 参数测量信息
    1. 6.1 传播延迟
      1. 6.1.1 定期关断
    2. 6.2 输入抗尖峰脉冲滤波器
    3. 6.3 有源米勒钳位
      1. 6.3.1 内部片上有源米勒钳位
    4. 6.4 欠压锁定 (UVLO)
      1. 6.4.1 VCC UVLO
      2. 6.4.2 VDD UVLO
    5. 6.5 去饱和 (DESAT) 保护
      1. 6.5.1 具有软关断功能的 DESAT 保护
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  电源
      2. 7.3.2  驱动器级
      3. 7.3.3  VCC 和 VDD 欠压锁定 (UVLO)
      4. 7.3.4  有源下拉
      5. 7.3.5  短路钳位
      6. 7.3.6  内部有源米勒钳位
      7. 7.3.7  去饱和 (DESAT) 保护
      8. 7.3.8  软关断
      9. 7.3.9  故障（FLT、复位和启用 (RST/EN）
      10. 7.3.10 隔离式模拟至 PWM 信号功能
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 IN+、IN– 和 RST/EN 的输入滤波器
        2. 8.2.2.2 IN+ 和 IN– 的 PWM 互锁
        3. 8.2.2.3 FLT、RDY 和 RST/EN 引脚电路
        4. 8.2.2.4 RST/EN 引脚控制
        5. 8.2.2.5 导通和关断栅极电阻器
        6. 8.2.2.6 过流和短路保护
        7. 8.2.2.7 隔离式模拟信号感测
          1. 8.2.2.7.1 隔离式温度感测
          2. 8.2.2.7.2 隔离式直流母线电压感测
        8. 8.2.2.8 使用外部电流缓冲器实现更高的输出电流
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 第三方产品免责声明
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

4 引脚配置和功能

UCC21751-Q1 UCC21751-Q1DW SOIC (16) 顶视图图 4-1 UCC21751-Q1DW SOIC (16) 顶视图
表 4-1 引脚功能
引脚 I/O(1) 说明
名称 编号
AIN 1 I 隔离式模拟检测输入，将一个小型电容器并联至 COM，以实现更好的抗噪性能。如果不使用，应连接到 COM。
DESAT 2 I 去饱和电流保护输入。如果不使用，应连接到 COM。
COM 3 P 共接地基准，连接到 IGBT 的发射极引脚和 SiC-MOSFET 的源极引脚。
OUTH 4 O 栅极驱动器输出上拉。
VDD 5 P 栅极驱动电压的正电源轨。在 COM 并联一个容量 >10μF 的电容器，以保障栅极驱动器达到额定的源极峰值电流输出能力。将去耦电容器放置在引脚附近。
OUTL 6 O 栅极驱动器输出下拉。
CLMPI 7 I 内部有源米勒钳位，将此引脚直接连接到功率晶体管的栅极。如果未使用，则保持悬空或连接到 VEE。
VEE 8 P 栅极驱动电压的负电源轨。在 COM 并联一个容量 >10μF 的电容器，以保障栅极驱动器达到额定的漏极峰值电流能力。将去耦电容器放置在引脚附近。
GND 9 P 输入电源和逻辑接地基准。
IN+ 10 I 同相栅极驱动器的控制输入。如果不使用，应连接到 VCC。
IN– 11 I 反相栅极驱动器的控制输入。如果不使用，应连接到 GND。
RDY 12 O VCC-GND 和 VDD-COM 的电源正常状态。RDY 为开漏配置，可以与其他 RDY 信号并联。
FLT 13 O 过流或短路时输出低电平故障报警信号。FLT 采用开漏配置，可与其他故障并联。
RST/EN 14 I RST/EN 有两个用途：
1) 启用/关断输出侧。如果端子 EN 设置为低电平，则通过常规关断方式，关断 FET；
2) 如果端子 RST/EN 设置为低电平的时间超过 1000ns，则复位 FLT 引脚上指示的 DESAT 条件。信号 FLT 的复位在端子 RST/EN 的上升沿被置为有效。
在自动复位功能中，该引脚仅用作 EN 引脚。启用/关断输出侧。如果端子 EN 设置为低电平，则通过常规关断方式，关断 FET。
VCC 15 P 3V 至 5.5V 的输入电源。使用一个 >1μF 的电容器旁路至 GND。将去耦电容器放置在引脚附近。
APWM 16 O 隔离式模拟检测 PWM 输出。如果未使用，则保持悬空。
(1) P = 电源，G = 地，I = 输入，O = 输出