ZHCSZF9 December   2025 UCC21751-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全相关认证
    8. 5.8  安全限值
    9. 5.9  电气特性
    10. 5.10 开关特性
    11. 5.11 绝缘特性曲线
    12. 5.12 典型特性
  7. 6 参数测量信息
    1. 6.1 传播延迟
      1. 6.1.1 定期关断
    2. 6.2 输入抗尖峰脉冲滤波器
    3. 6.3 有源米勒钳位
      1. 6.3.1 内部片上有源米勒钳位
    4. 6.4 欠压锁定 (UVLO)
      1. 6.4.1 VCC UVLO
      2. 6.4.2 VDD UVLO
    5. 6.5 去饱和 (DESAT) 保护
      1. 6.5.1 具有软关断功能的 DESAT 保护
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  电源
      2. 7.3.2  驱动器级
      3. 7.3.3  VCC 和 VDD 欠压锁定 (UVLO)
      4. 7.3.4  有源下拉
      5. 7.3.5  短路钳位
      6. 7.3.6  内部有源米勒钳位
      7. 7.3.7  去饱和 (DESAT) 保护
      8. 7.3.8  软关断
      9. 7.3.9  故障（FLT、复位和启用 (RST/EN）
      10. 7.3.10 隔离式模拟至 PWM 信号功能
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 IN+、IN– 和 RST/EN 的输入滤波器
        2. 8.2.2.2 IN+ 和 IN– 的 PWM 互锁
        3. 8.2.2.3 FLT、RDY 和 RST/EN 引脚电路
        4. 8.2.2.4 RST/EN 引脚控制
        5. 8.2.2.5 导通和关断栅极电阻器
        6. 8.2.2.6 过流和短路保护
        7. 8.2.2.7 隔离式模拟信号感测
          1. 8.2.2.7.1 隔离式温度感测
          2. 8.2.2.7.2 隔离式直流母线电压感测
        8. 8.2.2.8 使用外部电流缓冲器实现更高的输出电流
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 第三方产品免责声明
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.3.2 驱动器级

UCC21751-Q1 具有 ±10A 的峰值驱动强度，适用于高功率应用。高驱动强度可以直接驱动 SiC MOSFET 模块、IGBT 模块或并联分立式器件，而无需额外的缓冲级。UCC21751-Q1 也可用于通过额外的缓冲级来驱动更高功率的模块或并联模块。无论 VDD 的值如何，峰值灌电流和拉电流都能保持在 10A。该驱动器具有一项重要的安全功能，借助该功能，当输入引脚处于悬空状态时，OUTH/OUTL 会保持在低电平状态。驱动器级的分离输出如 图 7-1 所示。该驱动器采用混合上拉结构实现轨到轨输出，将一个 P 沟道 MOSFET 与一个 N 沟道 MOSFET 进行并联，同时搭配一个 N 沟道 MOSFET 用于下拉。上拉 NMOS 与下拉 NMOS 相同，因此导通电阻 RNMOS 与 ROL 相同。该混合上拉结构在功率半导体导通瞬态的米勒台阶电压区域期间，能够在需要时提供峰值拉电流。图 7-1 中的 ROH 表示上拉 P 沟道 MOSFET 的导通电阻。但是，有效上拉电阻远小于 ROH。由于上拉 N 沟道 MOSFET 的导通电阻远小于 P 沟道 MOSFET，因此在 OUTH 引脚上的电压降至比 VDD 电压低约 3V 之前，上拉 N 沟道 MOSFET 在大多数导通瞬态中占主导地位。在此期间，混合上拉结构的有效电阻约为 2 × ROL。然后，P 沟道 MOSFET 将 OUTH 电压上拉至 VDD 轨电平。低阻抗使导通瞬态期间产生强驱动强度，从而缩短功率半导体的输入电容的充电时间并降低导通开关损耗。

驱动器级的下拉结构仅由一个下拉 N 沟道 MOSFET 实现。该 MOSFET 可以确保 OUTL 电压被下拉至 VEE 轨电平。低下拉阻抗不仅会产生高灌电流，进而缩短关断时间，还有助于提高抗噪性（考虑到米勒效应）。

UCC21751-Q1 栅极驱动器输出级图 7-1 栅极驱动器输出级