ZHCSZ01 August   2025 DRV8002-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 汽车
    3. 6.3 建议运行条件
    4. 6.4 热性能信息 RGZ 封装
    5. 6.5 电气特性
    6. 6.6 时序要求
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 外部组件
    4. 7.4 特性说明
      1. 7.4.1 高侧驱动器
        1. 7.4.1.1 高侧驱动器控制
          1. 7.4.1.1.1 高侧驱动器 PWM 发生器
          2. 7.4.1.1.2 恒流模式
          3. 7.4.1.1.3 OUTx HS ITRIP 行为
          4. 7.4.1.1.4 高侧驱动器 - 并行输出
        2. 7.4.1.2 高侧驱动器保护电路
          1. 7.4.1.2.1 高侧驱动器内部二极管
          2. 7.4.1.2.2 高侧驱动器短路保护
          3. 7.4.1.2.3 高侧驱动器过流保护
          4. 7.4.1.2.4 高侧驱动器开路负载检测
      2. 7.4.2 半桥驱动器
        1. 7.4.2.1 半桥控制
        2. 7.4.2.2 OUT1 和 OUT2 高侧驱动器模式
        3. 7.4.2.3 半桥寄存器控制
        4. 7.4.2.4 半桥 ITRIP 调节
        5. 7.4.2.5 半桥保护和诊断
          1. 7.4.2.5.1 半桥关断状态诊断 (OLP)
          2. 7.4.2.5.2 半桥开路负载检测
          3. 7.4.2.5.3 半桥过流保护
      3. 7.4.3 栅极驱动器
        1. 7.4.3.1 输入 PWM 模式
          1. 7.4.3.1.1 半桥控制
          2. 7.4.3.1.2 H 桥控制
          3. 7.4.3.1.3 DRVOFF - 栅极驱动器关断引脚
        2. 7.4.3.2 智能栅极驱动器 - 功能方框图
          1. 7.4.3.2.1  智能栅极驱动器
          2. 7.4.3.2.2  功能方框图
          3. 7.4.3.2.3  压摆率控制 (IDRIVE)
          4. 7.4.3.2.4  栅极驱动器状态机 (TDRIVE)
            1. 7.4.3.2.4.1 tDRIVE 计算示例
          5. 7.4.3.2.5  传播延迟降低 (PDR)
          6. 7.4.3.2.6  PDR 预充电/预放电控制环路运行详细信息
          7. 7.4.3.2.7  PDR 后充电/后放电控制环路运行详细信息
            1. 7.4.3.2.7.1 PDR 充电后/放电后设置
          8. 7.4.3.2.8  检测驱动和续流 MOSFET
          9. 7.4.3.2.9  自动占空比补偿 (DCC)
          10. 7.4.3.2.10 闭环压摆时间控制 (STC)
            1. 7.4.3.2.10.1 STC 控制环路设置
        3. 7.4.3.3 三倍器(双极)电荷泵
        4. 7.4.3.4 宽共模差分电流分流放大器
        5. 7.4.3.5 栅极驱动器保护电路
          1. 7.4.3.5.1 MOSFET VDS 过流保护 (VDS_OCP)
          2. 7.4.3.5.2 栅极驱动器故障 (VGS_GDF)
          3. 7.4.3.5.3 离线短路和开路负载检测(OOL 和 OSC)
      4. 7.4.4 检测输出 (IPROPI)
      5. 7.4.5 保护电路
        1. 7.4.5.1 故障复位 (CLR_FLT)
        2. 7.4.5.2 DVDD 逻辑电源上电复位 (DVDD_POR)
        3. 7.4.5.3 PVDD 电源欠压监测器 (PVDD_UV)
        4. 7.4.5.4 PVDD 电源过压监测器 (PVDD_OV)
        5. 7.4.5.5 VCP 电荷泵欠压锁定 (VCP_UV)
        6. 7.4.5.6 热仪表组
        7. 7.4.5.7 看门狗计时器
        8. 7.4.5.8 故障检测和响应汇总表
    5. 7.5 编程
      1. 7.5.1 串行外设接口 (SPI)
      2. 7.5.2 SPI 格式
      3. 7.5.3 时序图
  9. DRV8002-Q1 寄存器映射
    1. 8.1 DRV8000-Q1_STATUS 寄存器
    2. 8.2 DRV8000-Q1_CNFG 寄存器
    3. 8.3 DRV8000-Q1_CTRL 寄存器
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 IDRIVE 计算示例
        2. 9.2.2.2 tDRIVE 计算示例
        3. 9.2.2.3 最大 PWM 开关频率
        4. 9.2.2.4 电流分流放大器配置
    3. 9.3 初始化设置
    4. 9.4 电源相关建议
      1. 9.4.1 确定大容量电容器的大小
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11预量产版修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录
    2. 12.2 卷带包装信息

绝对最大额定值

在工作温度范围内(除非另有说明)(1)
最小值 最大值 单位
电源引脚电压 PVDD -0.3 40 V
电源瞬态电压斜坡 PVDD 2 V/µs
数字逻辑电源电压斜坡 DVDD 2 V/µs
接地引脚之间的电压差 GND、PGND -0.3 0.3 V
电荷泵引脚电压 VCP -0.3 PVDD + 15 V
电荷泵高侧引脚电压 CP1H VPVDD – 0.3 VVCP + 0.3 V
电荷泵高侧引脚电压 CP2H VPVDD – 0.6 VVCP + 0.3 V
电荷泵低侧引脚电压 CP1L、CP2L -0.3 VPVDD + 0.3 V
数字稳压器引脚电压 DVDD -0.3 5.75 V
逻辑引脚电压 GD_INx、PWM1、IPROPI/PWM2、DRVOFF、nSLEEP、SCLK、SDI、nSCS -0.3 5.75 V
输出逻辑引脚电压 SDO -0.3 VDVDD + 0.3 V
输出引脚电压 OUT1-OUT12 -0.3 VPVDD + 0.9 V
输出电流 OUT1-OUT12 内部受限制 内部受限制 A
高侧驱动器 源极引脚最大能量耗散,TJ = 25°C,LLOAD < 100µH OUT7-OUT12 - 1 mJ
高侧栅极驱动引脚电压 GHx (2) -2 VVCP + 0.3 V
高侧栅极驱动引脚 1 µs 瞬态电压 GHx (2) -5 VVCP + 0.3 V
与 SHx 相关的高侧栅极驱动引脚电压 GHx (2) -0.3 13.5 V
高侧感测引脚电压 SHx (2) -2 40 V
高侧感测引脚 1 µs 瞬态电压 SHx (2) -5 40 V
低侧栅极驱动引脚电压 GLx (2) -2 13.5 V
低侧栅极驱动引脚 1 µs 瞬态电压 GLx (2) -3 13.5 V
与 SL 相关的低侧栅极驱动引脚电压 GLx (2) -0.3 13.5 V
低侧感测引脚电压 SL (2) -2 2 V
低侧感测引脚 1 µs 瞬态电压 SL (2) -3 3 V
栅极驱动电流 GHx、GLx 内部受限制 内部受限制 A
放大器输入引脚电压 SN、SP -2 VVCP + 0.3 V
放大器输入引脚 1 µs 瞬态电压 SN、SP -5 VVCP + 0.3 V
放大器输入差分电压 SN、SP -5.75 5.75 V
放大器输出引脚电压 SO -0.3 VDVDD + 0.3 V
环境温度,TA -40 125 °C
结温,TJ -40 150 °C
贮存温度,Tstg -65 150 °C
超出“绝对最大额定值”运行可能会对器件造成永久损坏。“绝对最大额定值”并不表示器件在这些条件下或在“建议运行条件”以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用,器件可能不会完全正常运行,这可能影响器件的可靠性、功能和性能并缩短器件寿命。
与 GHx、SHx、GLx 或 SL 相关的 PVDD 不应超过 40V。当 PVDD 大于 35V 时,应限制 GHx、SHx、GLx 和 SL 上的负电压,以确保不超过此额定值。当 PVDD 低于 35V 时,可使用 GHx、SHx、GLx 和 SL 的完整负额定值。