ZHCSZ01 August   2025 DRV8002-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 汽车
    3. 6.3 建议运行条件
    4. 6.4 热性能信息 RGZ 封装
    5. 6.5 电气特性
    6. 6.6 时序要求
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 外部组件
    4. 7.4 特性说明
      1. 7.4.1 高侧驱动器
        1. 7.4.1.1 高侧驱动器控制
          1. 7.4.1.1.1 高侧驱动器 PWM 发生器
          2. 7.4.1.1.2 恒流模式
          3. 7.4.1.1.3 OUTx HS ITRIP 行为
          4. 7.4.1.1.4 高侧驱动器 - 并行输出
        2. 7.4.1.2 高侧驱动器保护电路
          1. 7.4.1.2.1 高侧驱动器内部二极管
          2. 7.4.1.2.2 高侧驱动器短路保护
          3. 7.4.1.2.3 高侧驱动器过流保护
          4. 7.4.1.2.4 高侧驱动器开路负载检测
      2. 7.4.2 半桥驱动器
        1. 7.4.2.1 半桥控制
        2. 7.4.2.2 OUT1 和 OUT2 高侧驱动器模式
        3. 7.4.2.3 半桥寄存器控制
        4. 7.4.2.4 半桥 ITRIP 调节
        5. 7.4.2.5 半桥保护和诊断
          1. 7.4.2.5.1 半桥关断状态诊断 (OLP)
          2. 7.4.2.5.2 半桥开路负载检测
          3. 7.4.2.5.3 半桥过流保护
      3. 7.4.3 栅极驱动器
        1. 7.4.3.1 输入 PWM 模式
          1. 7.4.3.1.1 半桥控制
          2. 7.4.3.1.2 H 桥控制
          3. 7.4.3.1.3 DRVOFF - 栅极驱动器关断引脚
        2. 7.4.3.2 智能栅极驱动器 - 功能方框图
          1. 7.4.3.2.1  智能栅极驱动器
          2. 7.4.3.2.2  功能方框图
          3. 7.4.3.2.3  压摆率控制 (IDRIVE)
          4. 7.4.3.2.4  栅极驱动器状态机 (TDRIVE)
            1. 7.4.3.2.4.1 tDRIVE 计算示例
          5. 7.4.3.2.5  传播延迟降低 (PDR)
          6. 7.4.3.2.6  PDR 预充电/预放电控制环路运行详细信息
          7. 7.4.3.2.7  PDR 后充电/后放电控制环路运行详细信息
            1. 7.4.3.2.7.1 PDR 充电后/放电后设置
          8. 7.4.3.2.8  检测驱动和续流 MOSFET
          9. 7.4.3.2.9  自动占空比补偿 (DCC)
          10. 7.4.3.2.10 闭环压摆时间控制 (STC)
            1. 7.4.3.2.10.1 STC 控制环路设置
        3. 7.4.3.3 三倍器（双极）电荷泵
        4. 7.4.3.4 宽共模差分电流分流放大器
        5. 7.4.3.5 栅极驱动器保护电路
          1. 7.4.3.5.1 MOSFET VDS 过流保护 (VDS_OCP)
          2. 7.4.3.5.2 栅极驱动器故障 (VGS_GDF)
          3. 7.4.3.5.3 离线短路和开路负载检测（OOL 和 OSC）
      4. 7.4.4 检测输出 (IPROPI)
      5. 7.4.5 保护电路
        1. 7.4.5.1 故障复位 (CLR_FLT)
        2. 7.4.5.2 DVDD 逻辑电源上电复位 (DVDD_POR)
        3. 7.4.5.3 PVDD 电源欠压监测器 (PVDD_UV)
        4. 7.4.5.4 PVDD 电源过压监测器 (PVDD_OV)
        5. 7.4.5.5 VCP 电荷泵欠压锁定 (VCP_UV)
        6. 7.4.5.6 热仪表组
        7. 7.4.5.7 看门狗计时器
        8. 7.4.5.8 故障检测和响应汇总表
    5. 7.5 编程
      1. 7.5.1 串行外设接口 (SPI)
      2. 7.5.2 SPI 格式
      3. 7.5.3 时序图
  9. 8  DRV8002-Q1 寄存器映射
    1. 8.1 DRV8000-Q1_STATUS 寄存器
    2. 8.2 DRV8000-Q1_CNFG 寄存器
    3. 8.3 DRV8000-Q1_CTRL 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 IDRIVE 计算示例
        2. 9.2.2.2 tDRIVE 计算示例
        3. 9.2.2.3 最大 PWM 开关频率
        4. 9.2.2.4 电流分流放大器配置
    3. 9.3 初始化设置
    4. 9.4 电源相关建议
      1. 9.4.1 确定大容量电容器的大小
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11预量产版修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录
    2. 12.2 卷带包装信息
7.4.1.2.3 高侧驱动器过流保护

禁用 ITRIP 调节时，将启用提供过流保护。系统会监测所有驱动器 (OUT7-OUT12) 的输出电流，如果在消隐时间之后电流超过过流阈值达到抗尖峰脉冲时间，则输出会被禁用。

通过在 HS_REG_CNFG1 中配置 OUT7_ITRIP_EN = 0b 来禁用 OUT7 的 ITRIP，并通过在 HS_REG_CNFG3 寄存器中配置 HS_OUTx_ITRIP_EN = 0b 来禁用 OUT8-12 的 ITRIP。可以通过在 HS_OC_CNFG 寄存器中设置 OUT7 的 OUT7_RDSON_MODE 位和 OUT8-12 的 OUTx_OC_TH 位，来配置过流阈值（高电平或低电平）。

所有高侧驱动器输出的过流保护的消隐时间为 40μs。消隐时间从启用 OUTx 后开始。OUT7 具有专用的抗尖峰脉冲时间设置，可通过 HS_REG_CNFG1 寄存器中的 OUT7_ITRIP_DG 进行配置。对于 OUT8-12，抗尖峰脉冲时间设置为共享模式，可通过 HS_REG_CNFG3 寄存器中的 HS_OUT_ITRIP_DG 位进行配置。对于 VPVDD < 20V 的情况，所有抗尖峰脉冲选项（24、32、40 和 48μs）均可用。当 VPVDD > 20V 时，抗尖峰脉冲时间自动减少到 10μs。检测到过流检测时，对于 OUT7 驱动器，EC_HEAT_ITRIP_STAT 寄存器中的OUT7_ITRIP_STAT 位会被锁存，同时对应输出关闭；对于 OUT8-12 驱动器，HS_ITRIP_STAT 寄存器中的 OUTx_ITRIP_STAT 位会被锁存，同时对应输出关闭。该故障位保持置位状态，直到 CLR_FLT 位被置位。