TPS65214 能够实现灵活的电源轨时序控制。电源轨（包括：用于外部电源轨的 GPO 与 GPIO 以及 nRSTOUT 引脚）的顺序由 NVM 定义。在启动上电序列之前，该器件会检查是否所有电源轨上的电压都降至 SCG 阈值以下，从而避免启动到预偏置电源轨。该序列基于时序。此外，前一个电源轨必须已超过 UV 阈值，否则不会启用后一个电源轨。如果已屏蔽 UV，则即使未达到 UV 阈值，也会继续执行序列。对于配置为 LSW 模式的 GPO、GPIO 以及 LDO，不受欠压监控，因此它们的输出不会限制后续电源轨。

如果由于电源轨上未屏蔽的故障而导致序列中断，则器件会断电。TPS65214 会尝试再上电两次。如果这两次重试均未能进入 ACTIVE 状态，则器件会保持 INITIALIZE 状态，直至 VSYS 下电后重新上电。建议让该重试计数器保持激活状态，但可通过设置 INT_MASK_UV 寄存器中 MASK_RETRY_COUNT 位的方式禁用。设置后，器件会尝试无限次重试。

TPS65214 允许配置独立于上电顺序的断电序列。在非易失性存储器中配置这些序列。

初始上电时，器件会监控 VSYS 电源电压，仅当 VSYS 超过 VSYS_{POR_Rising} 阈值时才允许上电并转换到 INITIALIZE 状态。

上电序列配置如下：

• 对于每个电源轨的时隙（即：在序列中的位置）以及 GPO、GPIO 与 nRSTOUT，利用相应的 *_SEQUENCE_SLOT 寄存器、适用于上电序列的四个 MSB 以及适用于断电序列的四个 LSB 进行定义。
• 每个时隙的持续时间在 POWER_UP_SLOT_DURATION_x 寄存器中定义，可以配置为 0ms、1.5ms、3ms 或 10ms。总共可以配置 8 个时隙。
• 除了上面定义的时序之外，上电序列还由 UV 监视器进行控制：只有在前一个电源轨超过欠压阈值后，才会启用后续电源轨（除非已屏蔽 UV）。如果一个电源轨在 t_RAMP（即，t_{RAMP_LSW}、t_{RAMP_SLOW}和 t_{RAMP_FAST}）结束时未达到 UV 阈值，则序列会中止，且器件在时隙持续时间结束时定序关闭。对于相应的电源轨，器件将在 INT_SOURCE 寄存器中设置 INT_BUCK_x_y_IS_SET 或 INT_LDO_x_y_IS_SET 位，在 INT_BUCK_x_y 或 INT_LDO_x_y 寄存器中设置 BUCKx_UV 或 LDOx_UV 位，以及在 INT_TIMEOUT_RV_SD 寄存器中设置 TIMEOUT 位。
• 序列的启动受到内核温度的限制：如果任何一个热检测未屏蔽，那么当由于热事件而进入 INITIALIZE 状态时，在所有传感器上的温度降至低于 T_{WARM_falling} 阈值之前，或者从 OFF 状态进入 INITIALIZE 状态时，在所有传感器上的温度低于 T_{WARM_rising} 阈值之前，器件不会上电。如果屏蔽了所有热传感器（热检测不会导致断电），则在所有传感器上的温度低于 T_{HOT_falling} 阈值之前，器件不会上电

ON 请求会进行抗尖峰脉冲处理，避免在噪声情况下触发。对于从抗尖峰脉冲到序列第一个时隙所需时间，通过 t_{ON_DLY} 给出。图 7-2 为一个上电序列示例。

图 7-2 上电时序（示例）

如需了解导通请求相关更多详情，可参阅 按钮和使能输入 (EN/PB/VSENSE)。