ZHCSOL1 December   2025 ADS125H18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 SFDR 测量
    12. 6.12 噪声性能
    13. 6.13 TUE（总体未调整误差）测量
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  分压器和输入多路复用器
      2. 7.3.2  输入范围
      3. 7.3.3  ADC 基准电压
      4. 7.3.4  电源
        1. 7.3.4.1 AVDD 和 AVSS
        2. 7.3.4.2 IOVDD
        3. 7.3.4.3 CAPA 和 CAPD
        4. 7.3.4.4 上电复位 (POR)
      5. 7.3.5  时钟运行
        1. 7.3.5.1 内部振荡器
        2. 7.3.5.2 外部时钟
      6. 7.3.6  调制器
      7. 7.3.7  数字滤波器
        1. 7.3.7.1 数字滤波器延时
        2. 7.3.7.2 Sinc3 和 Sinc4 滤波器
        3. 7.3.7.3 Sinc4 + Sinc1 级联滤波器
        4. 7.3.7.4 50/60Hz 陷波滤波器
      8. 7.3.8  FIFO 缓冲器
        1. 7.3.8.1 FIFO 缓冲器读取与写入
        2. 7.3.8.2 FIFO 溢出和下溢
        3. 7.3.8.3 FIFO 深度指示器
        4. 7.3.8.4 FIFO 启用和清空
        5. 7.3.8.5 FIFO 阈值
      9. 7.3.9  通道自动序列发生器
        1. 7.3.9.1 自动序列发生器：基本操作
        2. 7.3.9.2 定序器模式
          1. 7.3.9.2.1 单次触发模式
          2. 7.3.9.2.2 单步连续转换模式
          3. 7.3.9.2.3 单次序列模式
          4. 7.3.9.2.4 连续序列模式
        3. 7.3.9.3 配置自动序列发生器
        4. 7.3.9.4 启动和停止序列发生器
        5. 7.3.9.5 自动序列发生器和 DRDY 行为
      10. 7.3.10 偏移和增益校准
      11. 7.3.11 数字 PGA
      12. 7.3.12 通用 IO (GPIO)
        1. 7.3.12.1 DRDY 输出
        2. 7.3.12.2 FAULT 输出
      13. 7.3.13 开路电流源 (OWCS)
      14. 7.3.14 使用 ADC 0 代码输出进行开路检测
      15. 7.3.15 系统监控器
        1. 7.3.15.1 内部短路（失调电压校准）
        2. 7.3.15.2 内部温度传感器
        3. 7.3.15.3 外部基准电压回读
        4. 7.3.15.4 电源回读
        5. 7.3.15.5 电阻分压器电源回读
      16. 7.3.16 监测器标志、指示器和计数器
        1. 7.3.16.1  复位（RESETn 标志）
        2. 7.3.16.2  AVDD 欠压监测器（AVDD_UVn 标志）
        3. 7.3.16.3  基准欠压监测器（REV_UVn 标志）
        4. 7.3.16.4  调制器超范围监测器（MOD_OVR_FAULTn 标志）
        5. 7.3.16.5  寄存器映射 CRC（REG_MAP_CRC_FAULTn 标志）
        6. 7.3.16.6  存储器映射 CRC（MEM_INTERNAL_FAULTn 标志）
        7. 7.3.16.7  FIFO 溢出（FIFO_OFn 标志）和 FIFO 下溢（FIFO_UFn 标志）
        8. 7.3.16.8  FIFO CRC 故障（FIFO_CRC_FAULTn 标志）
        9. 7.3.16.9  GPIO 读回
        10. 7.3.16.10 SPI CRC 故障（SPI_CRC_FAULTn 标志）
        11. 7.3.16.11 寄存器写入故障（REG_WRITE_FAULTn 标志）
        12. 7.3.16.12 DRDY 指示器（DRDY 位）
        13. 7.3.16.13 序列发生器有效指示器（SEQ_ACTIVE 位）
        14. 7.3.16.14 序列步骤指示器 (STEP_INDICATOR[4:0])
        15. 7.3.16.15 ADC 转换计数器 (CONV_COUNT[3:0])
        16. 7.3.16.16 FIFO 深度指示器 (FIFO_DEPTH[8:0])
        17. 7.3.16.17 已完成序列计数器 (SEQ_COUNT[3:0])
      17. 7.3.17 测试 DAC (TDAC)
      18. 7.3.18 并行后置滤波器
        1. 7.3.18.1 配置并行后置滤波器
        2. 7.3.18.2 并行后置滤波器的频率响应
        3. 7.3.18.3 趋稳时间和使用后置滤波器时的 DRDY 行为
        4. 7.3.18.4 建议后置滤波器设置示例
      19. 7.3.19 芯片选择转发
        1. 7.3.19.1 配置 CS 转发功能
        2. 7.3.19.2 CS 转发超时
        3. 7.3.19.3 CS 转发标头、帧和状态图
        4. 7.3.19.4 禁用 CS-FWD 模式
    4. 7.4 器件功能模式
      1. 7.4.1 功率可扩展速度模式
      2. 7.4.2 序列发生器功能模式
      3. 7.4.3 空闲模式和待机模式
      4. 7.4.4 断电模式
      5. 7.4.5 复位
        1. 7.4.5.1 RESET 引脚
        2. 7.4.5.2 通过 SPI 寄存器写入进行复位
        3. 7.4.5.3 通过 SPI 输入模式进行复位
      6. 7.4.6 同步
      7. 7.4.7 转换开始延迟时间
    5. 7.5 编程
      1. 7.5.1  串行接口 (SPI)
      2. 7.5.2  串行接口信号
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出/数据就绪 (SDO/DRDY)
        5. 7.5.2.5 数据就绪 (DRDY) 引脚
      3. 7.5.3  串行接口通信结构
        1. 7.5.3.1 SPI 帧
        2. 7.5.3.2 STATUS 接头
        3. 7.5.3.3 SPI CRC
      4. 7.5.4  设备命令
        1. 7.5.4.1 无操作
        2. 7.5.4.2 读取转换数据
        3. 7.5.4.3 读取寄存器命令
        4. 7.5.4.4 写入寄存器命令
        5. 7.5.4.5 读取 FIFO 缓冲器命令
      5. 7.5.5  连续读取模式
        1. 7.5.5.1 在连续读取模式下读取转换数据
        2. 7.5.5.2 在连续读取模式下读取寄存器
        3. 7.5.5.3 在连续读取模式下读取 FIFO 缓冲器
      6. 7.5.6  POR 或复位之后的 SPI 通信
      7. 7.5.7  DRDY 引脚行为
      8. 7.5.8  菊花链运行
      9. 7.5.9  3 线 SPI 模式
        1. 7.5.9.1 3 线 SPI 模式帧重新对齐
      10. 7.5.10 转换数据
      11. 7.5.11 数据就绪
        1. 7.5.11.1 DRDY 引脚和 SDO/DRDY 引脚
        2. 7.5.11.2 DRDY 位
        3. 7.5.11.3 时钟计数
    6. 7.6 寄存器映射
      1. 7.6.1 ADS125H18 状态和通用配置页面
      2. 7.6.2 ADS125H18 步骤配置页面
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 串行接口连接
      2. 8.1.2 与多个器件接口
      3. 8.1.3 未使用的输入和输出
      4. 8.1.4 器件初始化
    2. 8.2 典型应用
      1. 8.2.1 2 端子 V/I PLC 模拟输入模块
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用性能曲线图 - 串扰
      2. 8.2.2 3 端子 V/I PLC 模拟输入模块
      3. 8.2.3 具有固态开关的 2 端子 V/I PLC 模拟输入模块
      4. 8.2.4 双端子、单端 V/I PLC 模拟输入模块
      5. 8.2.5 2 端子、I 输入 PLC 模拟输入模块
    3. 8.3 电源相关建议
      1. 8.3.1 电源
      2. 8.3.2 电源排序
      3. 8.3.3 电源去耦
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.3.7.2 Sinc3 和 Sinc4 滤波器

sinc 滤波器对高速调制器数据进行平均值计算和抽取、在降低的数据速率下生成高分辨率输出数据。增大 OSR 值会降低数据速率，同时降低因抽取和数据平均增加而产生的信号带宽和转换噪声。表 7-8 列出了 sinc3 和 sinc4 滤波器 –3dB 频率和延迟时间。延迟时间（显示单位为 μs）是针对标称时钟频率给出的，这些值随时钟频率而缩放。

表 7-8 Sinc3 和 Sinc4 滤波器特性
SPEED

模式

 fCLK
(MHz)		 OSR 数据速率
(kSPS)		 –3dB 频率 (kHz) 延迟时间 (μs)
SINC3 SINC4 SINC3 SINC4
3 25.6 12 1066.67 279.5 242.3 3.9 4.8
2 12.8 533.33 139.7 121.2 7.7 9.6
1 3.2 133.33 34.9 30.3 30.9 38.4
0 1.6 66.67 17.5 15.1 61.9 76.9
3 25.6 16 800 209.6 181.8 4.8 6.1
2 12.8 400 104.8 90.9 9.6 12.1
1 3.2 100 26.2 22.7 38.4 48.4
0 1.6 50 13.1 11.4 76.9 96.9
3 25.6 24 533.33 139.7 121.2 6.7 8.6
2 12.8 266.67 69.9 60.6 13.4 17.1
1 3.2 66.67 17.5 15.1 53.4 68.4
0 1.6 33.33 8.7 7.6 106.9 136.9
3 25.6 32 400 104.8 90.9 8.6 11.1
2 12.8 200 52.4 45.4 17.1 22.1
1 3.2 50 13.1 11.4 68.4 88.4
0 1.6 25 6.6 5.7 136.9 176.9
3 25.6 64 200 52.4 45.4 16.1 21.1
2 12.8 100 26.2 22.7 32.1 42.1
1 3.2 25 6.6 5.7 128.4 168.4
0 1.6 12.5 3.3 2.8 256.9 336.9
3 25.6 128 100 26.2 22.7 31.1 41.1
2 12.8 50 13.1 11.4 62.1 82.1
1 3.2 12.5 3.3 2.8 248.4 328.4
0 1.6 6.25 1.6 1.4 496.9 656.9
3 25.6 256 50 13.1 11.36 61.1 81.1
2 12.8 25 6.55 5.68 122.1 162.1
1 3.2 6.25 1.64 1.42 488.4 648.4
0 1.6 3.13 0.82 0.71 976.9 1296.9
3 25.6 512 25 6.55 5.68 121.1 161.1
2 12.8 12.5 3.28 2.84 242.1 322.1
1 3.2 3.13 0.82 0.71 968.4 1288.4
0 1.6 1.56 0.41 0.35 1936.9 2576.9
3 25.6 1024 12.5 3.28 2.84 241.1 321.1
2 12.8 6.25 1.64 1.42 482.1 642.1
1 3.2 1.56 0.41 0.35 1928.4 2568.4
0 1.6 0.78 0.204 0.177 3856.9 5136.9
3 25.6 2048 6.25 1.638 1.42 481.1 641.1
2 12.8 3.13 0.82 0.711 962.1 1282.1
1 3.2 0.78 0.204 0.177 3848.4 5128.4
0 1.6 0.39 0.102 0.089 7696.9 10256.9
3 25.6 4000 3.2 0.838 0.727 938.6 1251.1
2 12.8 1.6 0.419 0.364 1877.1 2502.1
1 3.2 0.4 0.105 0.091 7508.4 10008.4
0 1.6 0.2 0.052 0.045 15016.9 20016.9
3 25.6 8000 1.6 0.419 0.364 1876.1 2501.1
2 12.8 0.8 0.21 0.182 3752.1 5002.1
1 3.2 0.2 0.052 0.045 15008.4 20008.4
0 1.6 0.1 0.026 0.023 30016.9 40016.9
3 25.6 16000 0.8 0.21 0.182 3751.1 5001.1
2 12.8 0.4 0.105 0.091 7502.1 10002.1
1 3.2 0.1 0.026 0.023 30008.4 40008.4
0 1.6 0.05 0.013 0.011 60016.9 80016.9
3 25.6 26667 0.48 0.126 0.109 6251.1 8334.5
2 12.8 0.24 0.063 0.055 12502.3 16669
1 3.2 0.06 0.016 0.014 50009.1 66675.9
0 1.6 0.03 0.008 0.007 100018.1 133351.9
3 25.6 32000 0.4 0.105 0.091 7501.1 10001.1
2 12.8 0.2 0.052 0.045 15002.1 20002.1
1 3.2 0.05 0.013 0.011 60008.4 80008.4
0 1.6 0.03 0.008 0.007 120016.9 160016.9
3 25.6 96000 0.13 0.034 0.03 22501.1 30001.1
2 12.8 0.07 0.018 0.016 45002.1 60002.1
1 3.2 0.02 0.005 0.005 180008.4 240008.4
0 1.6 0.008 0.002 0.002 360016.9 480016.9
3 25.6 160000 0.08 0.021 0.018 37501.1 50001.1
2 12.8 0.04 0.01 0.009 75002.1 100002.1
1 3.2 0.01 0.003 0.002 300008.4 400008.4
0 1.6 0.005 0.001 0.001 600016.9 800016.9

图 7-12 和图 7-13 展示了 sinc 滤波器频率响应。频率响应在 fDATA 及其整数倍处出现一系列响应零位。在零频率时，滤波器具有零增益。图 7-13 展示了频率响应从 fMOD/2 开始出现的折叠。在接近 n × fMOD（n = 1、2、3 等）的输入频率下，滤波器不会提供衰减。

ADS125H18 Sinc3 和 Sinc4 频率响应图 7-12 Sinc3 和 Sinc4 频率响应
ADS125H18 fMOD 的 Sinc4 频率响应 (OSR = 32)图 7-13 fMOD 的 Sinc4 频率响应 (OSR = 32)

表 7-9 展示了数据速率等于公共线路周期频率时一些选定滤波器的正常模式抑制。

表 7-9 正常模式抑制
SPEED

模式

(1)		 OSR fDATA (SPS) 数字滤波器响应 (dB)
2% 时钟变化 6% 时钟变化
SINC3 滤波器 SINC4 滤波器 SINC3 滤波器 SINC4 滤波器
1 96000 16.6 -100dB -135dB -72dB -95dB
1 32000 50
1 26667 60
1 8000 200
1 4000 400
(1) 使用每个速度模式的标称时钟频率：fCLK = 25.6MHz（速度模式 3）、12.8MHz（速度模式 2）、3.2MHz（速度模式 1）、1.6MHz（速度模式 0）。

如果 ADC 连接引线靠近工业电机和导体，可能会发生 50Hz 和 60Hz 电源线频率耦合。耦合噪声会干扰信号电压，并可能导致转换不准确或不稳定。数字滤波器能够增强对 60SPS 及以下数据速率下的电力线耦合噪声的抑制。可对滤波器进行编程，以权衡数据速率和转换延迟与所需的线路周期抑制水平。表 7-13 基于电源线频率相对于 ADC 时钟频率的 ±1Hz 容差，以及 0%（如外部时钟）与 1%（如内部时钟）的额外时钟容差，总结了 50Hz 与 60Hz 线路周期抑制性能。高阶 sinc 滤波器使用精确的 ADC 时钟来提供出色的电源线抑制。

表 7-10 50Hz 和 60Hz 线路周期抑制
SPEED

模式

(1)		 OSR 滤波器类型 fDATA (SPS) 数字滤波器响应 (dB)
50Hz ± 1Hz 60Hz ± 1Hz
时钟容差：(2)
0% 1% 0% 1%
0 160000 Sinc4 5 -137.5 -126.1 -144.0 -131.0
0 160000 Sinc3 5 -103.1 -94.6 -108.0 -98.3
1 160000 Sinc4 10 -135.8 -122.1 -142.2 -126.5
1 160000 Sinc3 10 -101.8 -91.6 -106.7 -94.8
1 96000 Sinc4 16.6 -135.4 -121.2 -84.0 -83.3
1 96000 Sinc3 16.6 -101.6 -90.9 -63.0 -62.5
0 32000 Sinc4 25 -135.3 -121.0 -71.4 -71.3
0 32000 Sinc3 25 -101.5 -90.7 -53.5 -53.5
1 32000 Sinc4 50 -135.2 -120.8 -62.3 -61.1
1 32000 Sinc3 50 -101.4 -90.6 -46.7 -45.9
1 26667 Sinc4 60 -53.8 -52.1 -141.7 -125.0
1 26667 Sinc3 60 -40.4 -39.1 -106.3 -93.8
0 16000 Sinc4 50 -135.2 -120.8 -62.3 -61.1
0 16000 Sinc3 50 -101.4 -90.6 -46.7 -45.9
(1) 使用每个速度模式的标称时钟频率：fCLK = 25.6MHz（速度模式 3）、12.8MHz（速度模式 2）、3.2MHz（速度模式 1）、1.6MHz（速度模式 0）。
(2) 0% 的时钟容差对应于外部时钟，1% 的时钟容差对应于内部时钟。