ZHCAEV9 December   2024 AM62D-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
    1. 1.1 将二进制文件加载到 AM62D
  5. 2处理器内核基准测试
    1. 2.1 C7x DSP 基准测试
      1. 2.1.1 快速傅里叶变换
      2. 2.1.2 数字信号处理
        1. 2.1.2.1 FIR
        2. 2.1.2.2 级联双二阶滤波器
        3. 2.1.2.3 点积
      3. 2.1.3 数学运算
    2. 2.2 在 A53 内核中执行的 Dhrystone
  6. 3存储器系统基准测试
    1. 3.1 临界存储器访问延迟
    2. 3.2 UDMA：DDR 至 DDR 数据复制
    3. 3.3 C7x DRU 性能：通过 DMA 进行块复制
  7. 4应用特定的基准测试
    1. 4.1 SBL 引导时间
    2. 4.2 IPC 性能
    3. 4.3 闪存
    4. 4.4 应用特定延迟
  8. 5总结
  9. 6参考资料

2.1.2.2 级联双二阶滤波器

DSPLIB_cascadeBiquad 对输入数据实施多通道多级级联。表 2-4 展示了在浮点输入向量上实施 32 通道级联双二阶滤波器的性能结果。该表还展示了与较旧的 C66x DSP 相比实现的性能提升。

表 2-4 C7x DSP 上的级联双二阶滤波器性能

数据类型

数据大小

通道数量

级数

EVM 周期数

周期数/双二阶滤波器

C66x 到 C7x 的性能提升

浮点

512

32

3

14772

0.3

4.57x

浮点

128

32

7

8494

0.3

7.46x