ZHCAEV9 December   2024 AM62D-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
    1. 1.1 将二进制文件加载到 AM62D
  5. 2处理器内核基准测试
    1. 2.1 C7x DSP 基准测试
      1. 2.1.1 快速傅里叶变换
      2. 2.1.2 数字信号处理
        1. 2.1.2.1 FIR
        2. 2.1.2.2 级联双二阶滤波器
        3. 2.1.2.3 点积
      3. 2.1.3 数学运算
    2. 2.2 在 A53 内核中执行的 Dhrystone
  6. 3存储器系统基准测试
    1. 3.1 临界存储器访问延迟
    2. 3.2 UDMA：DDR 至 DDR 数据复制
    3. 3.3 C7x DRU 性能：通过 DMA 进行块复制
  7. 4应用特定的基准测试
    1. 4.1 SBL 引导时间
    2. 4.2 IPC 性能
    3. 4.3 闪存
    4. 4.4 应用特定延迟
  8. 5总结
  9. 6参考资料

4.1 SBL 引导时间

表 4-1 展示了 SBL 设置详细信息。

表 4-1 SBL 设置详细信息

属性

详细信息
使用的软件或应用程序 sbl_ospi_multistage、ipc_rpmsg_echo 和 HSM App 映像
由 stage1 SBL 引导的内核 r5f0-0
由 stage2 SBL 引导的内核 hsm-m4f0-0 mcu-r5f0-0 a530-0 c75ss0
由 stage1 加载的映像大小：r5f0-0 199KB
由 stage2 加载的 HSM-M4F 映像的大小 7.81KB
由 stage2 加载的 MCU-R5F 映像的大小 39.06KB
由 stage 2 加载的 A53 映像的大小 73.92KB
由 stage 2 加载的 C7x 映像的大小 144.82KB
由 stage2 加载的映像的总大小 144.82KB

在 HS-EMMC 器件上同时使用 OSPI 和 EMMC 时的 stage1 和 stage2 引导时间如表 4-1 所示。请注意，stage1 中的大部分时间都用于 DDR 初始化。

表 4-2 SBL 引导时间

阶段

166.667MHz 下的 OSPI [ms]

200.0MHz 下的 EMMC [ms]

Stage1

40.861

63.044

Stage2

33.912

52.372