小栅极电容和米勒电容使得增强模式 GaN FET 能够以很快的开关速度运行。感应的高 dv/dt 和 di/dt 配合低栅极阈值电压和增强模式 GaN FET 栅极电压的有限余量使得电路布局对于实现最佳性能至关重要。以下是一些建议：
- 尽可能靠近栅极驱动器放置 GaN FET。布局的主要优先事项是，通过将对 GaN FET 栅极进行充电和放电的峰值电流限制在印刷电路板上的极小物理区域内，降低整体环路电感并更大限度地减少噪声耦合问题。
- 最大限度地减小自举充电路径的环路面积，因为它可能包含高峰值电流。考虑到 TPS7H60x5 有多个自举充电选项且充电是按周期进行，请放置自举电容器和二极管，以使所选的充电方法占用较小的环路面积。
- 将所有旁路电容器（VIN 至 AGND、BP5L 至 AGND、BP5H 至 ASW、BOOT 至 ASW）尽可能靠近器件和各自的引脚放置。建议使用低 ESR 和 ESL 的电容器。如果可能，将这些电容器与栅极驱动器放置在印刷电路板的同一侧。
- 分离电源迹线和信号迹线，并尽量减少不同印刷电路板层上的信号重叠。
- 与高侧 FET 和低侧 FET 的源极串联的寄生电感会在开关期间向驱动器施加过多的负电压瞬变。使用短的低电感路径将 PSW 连接到高侧 FET 源极并将 PGND 连接到低侧 FET 源极。
- 为了防止输入电源总线上出现过多的振铃，需要采取良好的去耦合做法，就是在 GaN FET 附近放置低 ESR 电容器。