ZHCSXY0 March   2025 TPS65214

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 BUCK1 转换器
    6. 5.6 BUCK2、BUCK3 转换器
    7. 5.7 通用 LDO（LDO1、LDO2）
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  上电时序
      2. 6.3.2  下电时序
      3. 6.3.3  按钮和使能输入 (EN/PB/VSENSE)
      4. 6.3.4  通过 I2C 命令发出的关断请求
      5. 6.3.5  首次电源检测 (FSD)
      6. 6.3.6  具有自动上电功能时的输入电压压摆率
      7. 6.3.7  降压转换器（Buck1、Buck2 和 Buck3）
      8. 6.3.8  线性稳压器（LDO1 和 LDO2）
      9. 6.3.9  复位到 SoC (nRSTOUT)
      10. 6.3.10 中断引脚 (nINT)
      11. 6.3.11 PWM/PFM 和低功耗模式 (MODE/STBY)
      12. 6.3.12 通用输入/输出和电压选择引脚 (GPIO/VSEL)
      13. 6.3.13 通用输出和 nWAKEUP (GPO/nWAKEUP)
      14. 6.3.14 通过 I2C 命令发出 RESET 请求
      15. 6.3.15 寄存器访问控制
      16. 6.3.16 与 I2C 兼容的接口
        1. 6.3.16.1 数据有效性
        2. 6.3.16.2 启动和停止条件
        3. 6.3.16.3 传送数据
    4. 6.4 器件功能模式
      1. 6.4.1 运行模式
        1. 6.4.1.1 关断状态
        2. 6.4.1.2 INITIALIZE 状态
        3. 6.4.1.3 运行状态
        4. 6.4.1.4 STBY 状态
        5. 6.4.1.5 休眠状态
        6.       44
        7. 6.4.1.6 故障处理
    5. 6.5 用户寄存器
    6. 6.6 器件寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 典型应用示例
      2. 7.2.2 设计要求
      3. 7.2.3 详细设计过程
        1. 7.2.3.1 Buck1、Buck2、Buck3 设计过程
        2. 7.2.3.2 LDO1、LDO2 设计过程
        3. 7.2.3.3 VSYS、VDD1P8
        4. 7.2.3.4 数字信号设计过程
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 封装选项附录
    2. 10.2 卷带包装信息

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • VAF|24
散热焊盘机械数据 (封装 | 引脚)

6.3.5 首次电源检测 (FSD)

即使 EN/PB/VSENSE 引脚处于 OFF_REQ 状态，首次电源检测 (FSD) 也支持在施加电源电压后就上电。FSD 可与任何 ON 请求配置（EN、PB 或 VSENSE）结合使用，并可通过设置寄存器 MFP_2_CONFIG 中的 PU_ON_FSD 位来启用。首次上电时，将 EN/PB/VSENSE 引脚视为具有有效的 ON 请求。VSYS 高于 VSYSPOR_Rising 阈值之后，PMIC 就会

  • 加载 NVM
  • 进入 INITIALIZE 状态
  • 启动上电序列，而不管 EN/PB/VSENSE 引脚状态如何

为了表示基于 FSD 的上电，器件会在 POWER_UP_STATUS_REG 寄存器中设置 POWER_UP_FROM_FSD 位。nINT 引脚不会基于此位进行切换。写入 W1C 将该位清零。

EN/PB/VSENSE 引脚视为具有有效的 ON 请求，直至我们进入 ACTIVE 状态（上电序列的最后一个时隙到期）。在进入 ACTIVE 状态后，器件保持抗尖峰脉冲后的 EN/PB/VSENSE 引脚状态：如果在进入 ACTIVE 状态之前或处于 ACTIVE 状态时引脚状态发生了变化，则器件会保持该引脚状态。例如，如果 EN/PB/VSENSE 引脚配置为 EN，则在器件进入 ACTIVE 状态时，如果 EN 引脚处于低电平（持续时间超过抗尖峰脉冲时间），器件会断电。因为 PMIC 仅在序列的最后一个时隙到期后才会进入 ACTIVE 状态，所以无论引脚状态如何，ON 请求被视为有效的持续时间都可以通过 nRSTOUT 时隙（以及之后的空时隙）的长度进行控制。