ZHCSXY0 March   2025 TPS65214

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 BUCK1 转换器
    6. 5.6 BUCK2、BUCK3 转换器
    7. 5.7 通用 LDO（LDO1、LDO2）
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  上电时序
      2. 6.3.2  下电时序
      3. 6.3.3  按钮和使能输入 (EN/PB/VSENSE)
      4. 6.3.4  通过 I2C 命令发出的关断请求
      5. 6.3.5  首次电源检测 (FSD)
      6. 6.3.6  具有自动上电功能时的输入电压压摆率
      7. 6.3.7  降压转换器（Buck1、Buck2 和 Buck3）
      8. 6.3.8  线性稳压器（LDO1 和 LDO2）
      9. 6.3.9  复位到 SoC (nRSTOUT)
      10. 6.3.10 中断引脚 (nINT)
      11. 6.3.11 PWM/PFM 和低功耗模式 (MODE/STBY)
      12. 6.3.12 通用输入/输出和电压选择引脚 (GPIO/VSEL)
      13. 6.3.13 通用输出和 nWAKEUP (GPO/nWAKEUP)
      14. 6.3.14 通过 I2C 命令发出 RESET 请求
      15. 6.3.15 寄存器访问控制
      16. 6.3.16 与 I2C 兼容的接口
        1. 6.3.16.1 数据有效性
        2. 6.3.16.2 启动和停止条件
        3. 6.3.16.3 传送数据
    4. 6.4 器件功能模式
      1. 6.4.1 运行模式
        1. 6.4.1.1 关断状态
        2. 6.4.1.2 INITIALIZE 状态
        3. 6.4.1.3 运行状态
        4. 6.4.1.4 STBY 状态
        5. 6.4.1.5 休眠状态
        6.       44
        7. 6.4.1.6 故障处理
    5. 6.5 用户寄存器
    6. 6.6 器件寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 典型应用示例
      2. 7.2.2 设计要求
      3. 7.2.3 详细设计过程
        1. 7.2.3.1 Buck1、Buck2、Buck3 设计过程
        2. 7.2.3.2 LDO1、LDO2 设计过程
        3. 7.2.3.3 VSYS、VDD1P8
        4. 7.2.3.4 数字信号设计过程
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 封装选项附录
    2. 10.2 卷带包装信息

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • VAF|24
散热焊盘机械数据 (封装 | 引脚)

7.2.3.4 数字信号设计过程

此部分介绍了数字引脚所需的外部连接。3.3V 或 1.8V 的 VIO 电源通常用作需要外部上拉电阻的数字信号的电压电平。不过，也可以使用更高电压（最高不超过最大规格）。PMIC 上数字引脚的 VIO 电源必须与连接到处理器上的数字信号的 IO 域相同。EN/PB/VSENSE 推荐使用 100kΩ 上拉电阻。可以根据系统要求计算 I2C 引脚的上拉电阻。所有其他数字引脚均可使用 10kΩ 上拉电阻。

如果将 GPO 或 GPIO 分配给上电序列第一个时隙，以便启用外部分立元件，那么可以将它们上拉至 VSYS。

可通过外部驱动 EN/PB/VSENSE 引脚来启用 PMIC。但是，如果应用没有专门用于驱动该引脚的外部信号，则可以将其上拉至 VSYS。

注： 在 I2C 发送 I2C OFF 请求 (I2C_OFF_REQ) 后，需要使用外部信号驱动 EN/PB/VSENSE 引脚以唤醒 PMIC。如果 I2C 发送 OFF 请求并且 EN/PB/VSENSE 不是由外部信号驱动，则必须对 VSYS 执行下电上电，以将 PMIC 从 INITIALIZE 状态转换为 ACTIVE 状态。

表 7-3 数字信号要求
数字引脚外部连接
nINT开漏输出。需要外部上拉。
nRSTOUT开漏输出。需要外部上拉。
EN/PB/VSENSE配置为 EN 时，该信号可通过外部逻辑驱动，以便启用 PMIC。

当配置为 PB 时，该信号需要将一个上拉电阻连接到 VSYS 引脚。按钮是可选的。

当配置为 VSENSE 时，该信号需要一个外部电阻分压器来监控前置稳压器。

SDAI2C 时钟信号。需要外部上拉。
SCLI2C 数据信号。需要外部上拉。
GPIO/VSEL配置为 GPIO 时，该引脚需要外部上拉。

配置为 VSEL 时，必须在指定的 PMIC 电源轨斜升以前设置初始状态（上拉或下拉）。例如，如果该引脚用于设置 BUCK3 上的电压，则必须在 BUCK3 上电之前设置状态。

GPO/nWAKEUP主机的开漏通用输出或上电事件信号。需要外部上拉。
MODE/STBY输入数字引脚。必须在上电序列完成之前设置初始状态（上拉或下拉）。