ZHCS979G
June 2012 – November 2025
TPS53318
,
TPS53319
PRODUCTION DATA
1
1
特性
2
应用
3
说明
4
器件比较表
5
引脚配置和功能
6
规格
6.1
绝对最大额定值
6.2
ESD 等级
6.3
建议运行条件
6.4
热性能信息
6.5
电气特性
6.6
典型特性
6.7
TPS53319 典型特性
6.8
TPS53318 典型特性
7
详细说明
7.1
概述
7.2
功能方框图
7.3
特性说明
7.3.1
5V LDO 和 VREG 启动
7.3.2
自适应导通时间 D-CAP™ 集成电路控制和频率选择
7.3.3
斜坡信号
7.3.4
自适应过零
7.3.5
输出放电控制
7.3.6
电源正常
7.3.7
电流检测、过流和短路保护
7.3.8
过压和欠压保护
7.3.9
冗余过压保护 (OVP)
7.3.10
UVLO 保护
7.3.11
热关断
7.3.12
小信号模型
7.3.13
采用全陶瓷输出电容器的外部元件选择
7.4
器件功能模式
7.4.1
使能、软启动和模式选择
7.4.2
自动跳跃 Eco-mode 轻负载运行
7.4.3
强制连续导通模式
8
应用和实施
8.1
应用信息
8.2
典型应用
8.2.1
使用大容量输出电容器的应用(冗余过压保护功能 (OVP) 禁用)
8.2.1.1
设计要求
8.2.1.2
详细设计过程
8.2.1.2.1
第一步:选择操作模式和软启动时间
8.2.1.2.2
第二步:选择开关频率
8.2.1.2.3
第三步:选择电感器
8.2.1.2.4
第四步:选择一个或多个输出电容器
8.2.1.2.5
第五步:确定 R1 和 R2 的值
8.2.1.2.6
第六步:选择过流设置电阻
8.2.1.3
应用曲线
8.2.2
使用陶瓷输出电容器的应用(冗余过压保护功能 (OVP) 启用)
8.2.2.1
设计要求
8.2.2.2
详细设计过程
8.2.2.2.1
采用全陶瓷输出电容器的外部元件选择
8.2.2.2.2
冗余过压保护
8.2.2.3
应用曲线
8.3
电源相关建议
8.4
布局
8.4.1
布局指南
8.4.2
布局示例
9
器件和文档支持
9.1
器件支持
9.1.1
开发支持
9.2
接收文档更新通知
9.3
支持资源
9.4
商标
9.5
静电放电警告
9.6
术语表
10
修订历史记录
11
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
DQP|22
MPSS023D
散热焊盘机械数据 (封装 | 引脚)
DQP|22
QFND267C
订购信息
zhcs979g_oa
zhcs979g_pm
8.4.1
布局指南
将功率元件(包括输入/输出电容器、电感器以及 TPS53318 或 TPS53319 器件)放置在 PCB 的一侧(焊接面)。至少须插入一个内部平面并接地以实现屏蔽,并隔离小信号迹线与嘈杂的电力线。
所有敏感的模拟迹线和元件(例如 VFB、PGOOD、TRIP、MODE 和 RF)应远离高压开关节点(例如 LL 和 VBST)放置,以免发生耦合。使用内部的一层或多层作为接地平面,并屏蔽反馈迹线,使其与电源迹线和功率元件隔离开。
将 VIN 去耦电容器尽可能靠近 VIN 和 PGND 引脚放置,以最大程度减小输入交流电流环路。
由于 TPS53319 器件以 VOUT 电容器两端的电压为基准控制输出电压,所以请将分压器的顶侧电阻器连接到 VOUT 电容器的正节点。底侧电阻器的 GND 必须连接到器件的 GND 焊盘。从这些电阻器到 VFB 引脚的迹线必须短而细。
将频率设置电阻器 (R
F
)、OCP 设置电阻器 (R
TRIP
) 和模式设置电阻器 (R
MODE
) 尽可能靠近器件放置。使用公共 GND 过孔将这些电阻器连接到 GND 平面(如果适用)。
将 VDD 和 VREG 去耦电容器尽可能靠近器件放置。确保为每个去耦电容器提供 GND 过孔,并确保环路尽可能小。
为改善 VDD 上的噪声滤波效果,强烈建议提供专用的局部去耦支持。
PCB 迹线定义为开关节点,它连接 LL 引脚和电感器的高压侧,必须尽可能短而宽。
从陶瓷输出电容器的端子连接纹波注入 V
OUT
信号(
图 8-12
中 C1 电容器的 V
OUT
侧)。将交流耦合电容器(
图 8-12
中的 C2)放置在器件附近,R7 和 C1 可以放置在功率级附近。
使用单独的过孔或迹线将 LL 节点连接到缓冲器、自举电容器和纹波注入电阻器。请勿将这些连接组合在一起。