ZHCSGY3G January   2017  – January 2023 TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1. 3.1 功能方框图
  4. 4 修订历史记录
  5. 5 器件比较
    1. 5.1 相关产品
  6. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
    3. 6.3 信号说明
      1. 6.3.1 模拟信号
      2. 6.3.2 数字信号
      3. 6.3.3 电源和接地
      4. 6.3.4 测试、JTAG 和复位
    4. 6.4 引脚多路复用
      1. 6.4.1 GPIO 多路复用引脚
      2. 6.4.2 ADC 引脚上的数字输入 (AIO)
      3. 6.4.3 GPIO 输入 X-BAR
      4. 6.4.4 GPIO 输出 X-BAR 和 ePWM X-BAR
    5. 6.5 带有内部上拉和下拉的引脚
    6. 6.6 未使用引脚的连接
  7. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级 - 商用
    3. 7.3  ESD 等级 - 汽车
    4. 7.4  建议运行条件
    5. 7.5  功耗摘要
      1. 7.5.1 系统电流消耗（外部电源）
      2. 7.5.2 系统电流消耗（内部 VREG）
      3. 7.5.3 系统电流消耗（直流/直流稳压器）
      4. 7.5.4 工作模式测试说明
      5. 7.5.5 电流消耗图
      6. 7.5.6 减少电流消耗
        1. 7.5.6.1 每个禁用外设的典型 IDD 电流减少值（SYSCLK 为 100MHz 时）
    6. 7.6  电气特性
    7. 7.7  热阻特征
      1. 7.7.1 PZ 封装
      2. 7.7.2 PM 封装
      3. 7.7.3 RSH 封装
    8. 7.8  散热设计注意事项
    9. 7.9  系统
      1. 7.9.1 电源管理模块 (PMM)
        1. 7.9.1.1 引言
        2. 7.9.1.2 概述
          1. 7.9.1.2.1 电源轨监视器
            1. 7.9.1.2.1.1 I/O POR（上电复位）监视器
            2. 7.9.1.2.1.2 I/O BOR（欠压复位）监视器
            3. 7.9.1.2.1.3 VDD POR（上电复位）监视器
          2. 7.9.1.2.2 外部监控器使用情况
          3. 7.9.1.2.3 延迟块
          4. 7.9.1.2.4 内部 1.2V LDO 稳压器 (VREG)
          5. 7.9.1.2.5 VREGENZ
          6. 7.9.1.2.6 内部 1.2V 开关稳压器（直流/直流）
            1. 7.9.1.2.6.1 PCB 布局和元件指南
        3. 7.9.1.3 外部元件
          1. 7.9.1.3.1 去耦电容器
            1. 7.9.1.3.1.1 VDDIO 去耦
            2. 7.9.1.3.1.2 VDD 去耦
        4. 7.9.1.4 电源时序
          1. 7.9.1.4.1 电源引脚联动
          2. 7.9.1.4.2 信号引脚电源序列
          3. 7.9.1.4.3 电源引脚电源序列
            1. 7.9.1.4.3.1 外部 VREG/VDD 模式序列
            2. 7.9.1.4.3.2 内部 VREG/VDD 模式序列
            3. 7.9.1.4.3.3 电源时序摘要和违规影响
            4. 7.9.1.4.3.4 电源压摆率
        5. 7.9.1.5 电源管理模块电气数据和时序
          1. 7.9.1.5.1 电源管理模块运行条件
          2. 7.9.1.5.2 电源管理模块特征
          3.        电源电压
      2. 7.9.2 复位时序
        1. 7.9.2.1 复位源
        2. 7.9.2.2 复位电气数据和时序
          1. 7.9.2.2.1 复位 (XRSn) 时序要求
          2. 7.9.2.2.2 复位 (XRSn) 开关特性
          3. 7.9.2.2.3 复位时序图
      3. 7.9.3 时钟规格
        1. 7.9.3.1 时钟源
        2. 7.9.3.2 时钟频率、要求和特性
          1. 7.9.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 7.9.3.2.1.1 输入时钟频率
            2. 7.9.3.2.1.2 XTAL 振荡器特征
            3. 7.9.3.2.1.3 X1 时序要求
            4. 7.9.3.2.1.4 PLL 锁定时间
          2. 7.9.3.2.2 内部时钟频率
            1. 7.9.3.2.2.1 内部时钟频率
          3. 7.9.3.2.3 输出时钟频率和开关特性
            1. 7.9.3.2.3.1 XCLKOUT 开关特性
        3. 7.9.3.3 输入时钟和 PLL
        4. 7.9.3.4 晶体 (XTAL) 振荡器
          1. 7.9.3.4.1 引言
          2. 7.9.3.4.2 概述
            1. 7.9.3.4.2.1 电子振荡器
              1. 7.9.3.4.2.1.1 运行模式
                1. 7.9.3.4.2.1.1.1 晶体的工作模式
                2. 7.9.3.4.2.1.1.2 单端工作模式
              2. 7.9.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 7.9.3.4.2.2 石英晶体
            3. 7.9.3.4.2.3 GPIO 工作模式
          3. 7.9.3.4.3 正常运行
            1. 7.9.3.4.3.1 ESR – 有效串联电阻
            2. 7.9.3.4.3.2 Rneg - 负电阻
            3. 7.9.3.4.3.3 启动时间
            4. 7.9.3.4.3.4 DL – 驱动电平
          4. 7.9.3.4.4 如何选择晶体
          5. 7.9.3.4.5 测试
          6. 7.9.3.4.6 常见问题和调试提示
          7. 7.9.3.4.7 晶体振荡器规格
            1. 7.9.3.4.7.1 晶体振荡器参数
            2. 7.9.3.4.7.2 晶振等效串联电阻 (ESR) 要求
            3. 7.9.3.4.7.3 晶体振荡器电气特性
        5. 7.9.3.5 内部振荡器
          1. 7.9.3.5.1 INTOSC 特性
      4. 7.9.4 闪存参数
      5. 7.9.5 仿真/JTAG
        1. 7.9.5.1 JTAG 电气数据和时序
          1. 7.9.5.1.1 JTAG 时序要求
          2. 7.9.5.1.2 JTAG 开关特征
          3. 7.9.5.1.3 JTAG 时序图
        2. 7.9.5.2 cJTAG 电气数据和时序
          1. 7.9.5.2.1 cJTAG 时序要求
          2. 7.9.5.2.2 cJTAG 开关特性
          3. 7.9.5.2.3 cJTAG 时序图
      6. 7.9.6 GPIO 电气数据和时序
        1. 7.9.6.1 GPIO - 输出时序
          1. 7.9.6.1.1 通用输出开关特征
        2. 7.9.6.2 GPIO - 输入时序
          1. 7.9.6.2.1 通用输入时序要求
        3. 7.9.6.3 输入信号的采样窗口宽度
      7. 7.9.7 中断
        1. 7.9.7.1 外部中断 (XINT) 电气数据和时序
          1. 7.9.7.1.1 外部中断时序要求
          2. 7.9.7.1.2 外部中断开关特性
          3. 7.9.7.1.3 中断时序图
      8. 7.9.8 低功率模式
        1. 7.9.8.1 时钟门控低功耗模式
        2. 7.9.8.2 低功耗模式唤醒时序
          1. 7.9.8.2.1 空闲模式时序要求
          2. 7.9.8.2.2 空闲模式开关特性
          3. 7.9.8.2.3 空闲模式时序图
          4. 7.9.8.2.4 停机模式时序要求
          5. 7.9.8.2.5 停机模式开关特征
          6. 7.9.8.2.6 停机模式时序图
    10. 7.10 模拟外设
      1. 7.10.1 模数转换器 (ADC)
        1. 7.10.1.1 结果寄存器映射
        2. 7.10.1.2 ADC 可配置性
          1. 7.10.1.2.1 信号模式
        3. 7.10.1.3 ADC 电气数据和时序
          1. 7.10.1.3.1 ADC 运行条件
          2. 7.10.1.3.2 ADC 特性
          3. 7.10.1.3.3 ADC 输入模型
          4. 7.10.1.3.4 ADC 时序图
      2. 7.10.2 可编程增益放大器 (PGA)
        1. 7.10.2.1 PGA 电气数据和时序
          1. 7.10.2.1.1 PGA 运行条件
          2. 7.10.2.1.2 PGA 特征
          3. 7.10.2.1.3 PGA 典型特征图
      3. 7.10.3 温度传感器
        1. 7.10.3.1 温度传感器电气数据和时序
          1. 7.10.3.1.1 温度传感器特征
      4. 7.10.4 缓冲数模转换器 (DAC)
        1. 7.10.4.1 缓冲 DAC 电气数据和时序
          1. 7.10.4.1.1 缓冲 DAC 运行条件
          2. 7.10.4.1.2 缓冲 DAC 电气特性
          3. 7.10.4.1.3 缓冲 DAC 示意图
          4. 7.10.4.1.4 缓冲 DAC 典型特性图
      5. 7.10.5 比较器子系统 (CMPSS)
        1. 7.10.5.1 CMPSS 电气数据和时序
          1. 7.10.5.1.1 比较器电气特性
          2. 7.10.5.1.2 CMPSS DAC 静态电气特性
          3. 7.10.5.1.3 CMPSS 示意图
    11. 7.11 控制外设
      1. 7.11.1 增强型捕获 (eCAP)
        1. 7.11.1.1 eCAP 电气数据和时序
          1. 7.11.1.1.1 eCAP 时序要求
          2. 7.11.1.1.2 eCAP 开关特性
      2. 7.11.2 高分辨率捕捉子模块 (HRCAP6–HRCAP7)
        1. 7.11.2.1 HRCAP 电气数据和时序
          1. 7.11.2.1.1 HRCAP 开关特性
      3. 7.11.3 增强型脉宽调制器 (ePWM)
        1. 7.11.3.1 控制外设同步
        2. 7.11.3.2 ePWM 电气数据和时序
          1. 7.11.3.2.1 ePWM 时序要求
          2. 7.11.3.2.2 ePWM 开关特性
          3. 7.11.3.2.3 跳闸区输入时序
            1. 7.11.3.2.3.1 跳闸区域输入时序要求
        3. 7.11.3.3 外部 ADC 转换启动电气数据和时序
          1. 7.11.3.3.1 外部 ADC 转换启动开关特性
      4. 7.11.4 高分辨率脉宽调制器 (HRPWM)
        1. 7.11.4.1 HRPWM 电气数据和时序
          1. 7.11.4.1.1 高分辨率 PWM 特征
      5. 7.11.5 增强型正交编码器脉冲 (eQEP)
        1. 7.11.5.1 eQEP 电气数据和时序
          1. 7.11.5.1.1 eQEP 时序要求
          2. 7.11.5.1.2 eQEP 开关特性
      6. 7.11.6 Σ-Δ 滤波器模块 (SDFM)
        1. 7.11.6.1 SDFM 电气数据和时序
          1. 7.11.6.1.1 使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求
          2. 7.11.6.1.2 SDFM 时序图
        2. 7.11.6.2 SDFM 电气数据和时序（同步 GPIO）
          1. 7.11.6.2.1 使用同步 GPIO (SYNC) 选项时的 SDFM 时序要求
    12. 7.12 通信外设
      1. 7.12.1 控制器局域网 (CAN)
      2. 7.12.2 内部集成电路 (I2C)
        1. 7.12.2.1 I2C 电气数据和时序
          1. 7.12.2.1.1 I2C 时序要求
          2. 7.12.2.1.2 I2C 开关特征
          3. 7.12.2.1.3 I2C 时序图
      3. 7.12.3 电源管理总线 (PMBus) 接口
        1. 7.12.3.1 PMBus 电气数据和时序
          1. 7.12.3.1.1 PMBus 电气特性
          2. 7.12.3.1.2 PMBus 快速模式开关特性
          3. 7.12.3.1.3 PMBus 标准模式开关特性
      4. 7.12.4 串行通信接口 (SCI)
      5. 7.12.5 串行外设接口 (SPI)
        1. 7.12.5.1 SPI 电气数据和时序
          1. 7.12.5.1.1 非高速主模式时序
            1. 7.12.5.1.1.1 SPI 主模式开关特性（时钟相位 = 0）
            2. 7.12.5.1.1.2 SPI 主模式开关特性（时钟相位 = 1）
            3. 7.12.5.1.1.3 SPI 主模式时序要求
          2. 7.12.5.1.2 非高速从模式时序
            1. 7.12.5.1.2.1 SPI 从模式开关特性
            2. 7.12.5.1.2.2 SPI 从模式时序要求
          3. 7.12.5.1.3 高速主模式时序
            1. 7.12.5.1.3.1 SPI 高速主模式开关特性（时钟相位 = 0）
            2. 7.12.5.1.3.2 SPI 高速主模式开关特性（时钟相位 = 1）
            3. 7.12.5.1.3.3 SPI 高速主模式时序要求
          4. 7.12.5.1.4 高速从模式时序
            1. 7.12.5.1.4.1 SPI 高速从模式开关特性
            2. 7.12.5.1.4.2 SPI 高速从模式时序要求
      6. 7.12.6 本地互连网络 (LIN)
      7. 7.12.7 快速串行接口 (FSI)
        1. 7.12.7.1 FSI 变送器
          1. 7.12.7.1.1 FSITX 电气数据和时序
            1. 7.12.7.1.1.1 FSITX 开关特性
        2. 7.12.7.2 FSI 接收器
          1. 7.12.7.2.1 FSIRX 电气数据和时序
            1. 7.12.7.2.1.1 FSIRX 开关特性
            2. 7.12.7.2.1.2 FSIRX 时序要求
        3. 7.12.7.3 FSI SPI 兼容模式
          1. 7.12.7.3.1 FSITX SPI 信令模式电气数据和时序
            1. 7.12.7.3.1.1 FSITX SPI 信令模式开关特性
  8. 8 详细说明
    1. 8.1  概述
    2. 8.2  功能方框图
    3. 8.3  存储器
      1. 8.3.1 C28x 存储器映射
      2. 8.3.2 控制律加速器 (CLA) ROM 存储器映射
      3. 8.3.3 闪存映射
      4. 8.3.4 外设寄存器内存映射
      5. 8.3.5 存储器类型
        1. 8.3.5.1 专用 RAM (Mx RAM)
        2. 8.3.5.2 本地共享 RAM (LSx RAM)
        3. 8.3.5.3 全局共享 RAM (GSx RAM)
        4. 8.3.5.4 CLA 消息 RAM (CLA MSGRAM)
    4. 8.4  标识
    5. 8.5  总线架构 - 外设连接
    6. 8.6  C28x 处理器
      1. 8.6.1 嵌入式实时分析和诊断 (ERAD)
      2. 8.6.2 浮点单元 (FPU)
      3. 8.6.3 三角法数学单元 (TMU)
      4. 8.6.4 Viterbi、复杂数学和 CRC 单元 (VCU-I)
    7. 8.7  控制律加速器 (CLA)
    8. 8.8  直接存储器访问 (DMA)
    9. 8.9  引导 ROM 和外设引导
      1. 8.9.1 配置交替引导模式选择引脚
      2. 8.9.2 配置交替引导模式选项
      3. 8.9.3 GPIO 分配
    10. 8.10 双代码安全模块
    11. 8.11 看门狗
    12. 8.12 可配置逻辑块 (CLB)
    13. 8.13 功能安全
  9. 9 应用、实施和布局
    1. 9.1 器件主要特性
    2. 9.2 应用信息
      1. 9.2.1 典型应用
        1. 9.2.1.1 服务器电信电源单元 (PSU)
          1. 9.2.1.1.1 系统方框图
          2. 9.2.1.1.2 服务器和电信 PSU 资源
        2. 9.2.1.2 单相在线 UPS
          1. 9.2.1.2.1 系统方框图
          2. 9.2.1.2.2 单相在线 UPS 资源
        3. 9.2.1.3 微型光伏逆变器
          1. 9.2.1.3.1 系统方框图
          2. 9.2.1.3.2 微型光伏逆变器资源
        4. 9.2.1.4 电动汽车充电站电源模块
          1. 9.2.1.4.1 系统方框图
          2. 9.2.1.4.2 电动汽车充电站电源模块资源
        5. 9.2.1.5 伺服驱动器控制模块
          1. 9.2.1.5.1 系统方框图
          2. 9.2.1.5.2 伺服驱动器控制模块资源
  10. 10器件和文档支持
    1. 10.1 器件和开发支持工具命名规则
    2. 10.2 标识
    3. 10.3 工具和软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  11. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.4 外设寄存器内存映射

表 8-5 列出了外设寄存器。

表 8-5 外设寄存器内存映射
寄存器结构名称起始地址结束地址流水线
保护(1)		CLA 存取DMA 存取
外设帧 0
AdcaResultRegs(2)ADC_RESULT_REGS0x0000 0B000x0000 0B1F是是
AdcbResultRegs(2)ADC_RESULT_REGS0x0000 0B200x0000 0B3F是是
AdccResultRegs(2)ADC_RESULT_REGS0x0000 0B400x0000 0B5F是是
Cla1OnlyRegsCLA_ONLY_REGS0x0000 0C000x0000 0CFF是 - 仅限 CLA，无 CPU 访问权限
CpuTimer0RegsCPUTIMER_REGS0x0000 0C000x0000 0C07
CpuTimer1RegsCPUTIMER_REGS0x0000 0C080x0000 0C0F
CpuTimer2RegsCPUTIMER_REGS0x0000 0C100x0000 0C17
PieCtrlRegsPIE_CTRL_REGS0x0000 0CE00x0000 0CFF
Cla1SoftIntRegsCLA_SOFTINT_REGS0x0000 0CE00x0000 0CFF是 - 仅限 CLA，无 CPU 访问权限
DmaRegsDMA_REGS0x0000 10000x0000 11FF
Cla1RegsCLA_REGS0x0000 14000x0000 147F是
外设帧 1
EPwm1RegsEPWM_REGS0x0000 40000x0000 40FF是是是
EPwm2RegsEPWM_REGS0x0000 41000x0000 41FF是是是
EPwm3RegsEPWM_REGS0x0000 42000x0000 42FF是是是
EPwm4RegsEPWM_REGS0x0000 43000x0000 43FF是是是
EPwm5RegsEPWM_REGS0x0000 44000x0000 44FF是是是
EPwm6RegsEPWM_REGS0x0000 45000x0000 45FF是是是
EPwm7RegsEPWM_REGS0x0000 46000x0000 46FF是是是
EPwm8RegsEPWM_REGS0x0000 47000x0000 47FF是是是
EQep1RegsEQEP_REGS0x0000 51000x0000 513F是是是
EQep2RegsEQEP_REGS0x0000 51400x0000 517F是是是
ECap1RegsECAP_REGS0x0000 52000x0000 521F是是是
ECap2RegsECAP_REGS0x0000 52400x0000 525F是是是
ECap3RegsECAP_REGS0x0000 52800x0000 529F是是是
ECap4RegsECAP_REGS0x0000 52C00x0000 52DF是是是
ECap5RegsECAP_REGS0x0000 53000x0000 531F是是是
ECap6RegsECAP_REGS0x0000 53400x0000 535F是是是
Hrcap6RegsHRCAP_REGS0x0000 53600x0000 537F是是是
ECap7RegsECAP_REGS0x0000 53800x0000 539F是是是
Hrcap7RegsHRCAP_REGS0x0000 53A00x0000 53BF是是是
Pga1RegsPGA_REGS0x0000 5B000x0000 5B0F是是是
Pga2RegsPGA_REGS0x0000 5B100x0000 5B1F是是是
Pga3RegsPGA_REGS0x0000 5B200x0000 5B2F是是是
Pga4RegsPGA_REGS0x0000 5B300x0000 5B3F是是是
Pga5RegsPGA_REGS0x0000 5B400x0000 5B4F是是是
Pga6RegsPGA_REGS0x0000 5B500x0000 5B5F是是是
Pga7RegsPGA_REGS0x0000 5B600x0000 5B6F是是是
DacaRegsDAC_REGS0x0000 5C000x0000 5C0F是是是
DacbRegsDAC_REGS0x0000 5C100x0000 5C1F是是是
Cmpss1RegsCMPSS_REGS0x0000 5C800x0000 5C9F是是是
Cmpss2RegsCMPSS_REGS0x0000 5CA00x0000 5CBF是是是
Cmpss3RegsCMPSS_REGS0x0000 5CC00x0000 5CDF是是是
Cmpss4RegsCMPSS_REGS0x0000 5CE00x0000 5CFF是是是
Cmpss5RegsCMPSS_REGS0x0000 5D000x0000 5D1F是是是
Cmpss6RegsCMPSS_REGS0x0000 5D200x0000 5D3F是是是
Cmpss7RegsCMPSS_REGS0x0000 5D400x0000 5D5F是是是
Sdfm1RegsSDFM_REGS0x0000 5E000x0000 5E7F有是是
外设帧 2
SpiaRegs(4)SPI_REGS0x0000 61000x0000 610F有是是
SpibRegs(4)SPI_REGS0x0000 61100x0000 611F有是是
PmbusaRegsPMBUS_REGS0x0000 64000x0000 641F是是是
FsiTxaRegsFSI_TX_REGS0x0000 66000x0000 667F是是是
FsiRxaRegsFSI_RX_REGS0x0000 66800x0000 66FF是是是
外设帧 3
AdcaRegsADC_REGS0x0000 74000x0000 747F有是
AdcbRegsADC_REGS0x0000 74800x0000 74FF有是
AdccRegsADC_REGS0x0000 75000x0000 757F有是
外设帧 4
InputXbarRegsINPUT_XBAR_REGS0x0000 79000x0000 791F是
XbarRegsXBAR_REGS0x0000 79200x0000 793F是
SyncSocRegsSYNC_SOC_REGS0x0000 79400x0000 794F是
DmaClaSrcSelRegsDMA_CLA_SRC_SEL_REGS0x0000 79800x0000 79BF是
EPwmXbarRegsEPWM_XBAR_REGS0x0000 7A000x0000 7A3F是
OutputXbarRegsOUTPUT_XBAR_REGS0x0000 7A800x0000 7ABF是
GpioCtrlRegsGPIO_CTRL_REGS0x0000 7C000x0000 7EFF是
GpioDataRegs(3)GPIO_DATA_REGS0x0000 7F000x0000 7FFF是是
外设帧 5
DevCfgRegsDEV_CFG_REGS0x0005 D0000x0005 D17F是
ClkCfgRegsCLK_CFG_REGS0x0005 D2000x0005 D2FF是
CpuSysRegsCPU_SYS_REGS0x0005 D3000x0005 D3FF是
PeriphAcRegsPERIPH_AC_REGS0x0005 D5000x0005 D6FF是
AnalogSubsysRegsANALOG_SUBSYS_REGS0x0005 D7000x0005 D7FF是
外设帧 6
EnhancedDebugGlobalRegsERAD_GLOBAL_REGS0x0005 E8000x0005 E80A
EnhancedDebugHWBP1RegsERAD_HWBP_REGS0x0005 E9000x0005 E907
EnhancedDebugHWBP2RegsERAD_HWBP_REGS0x0005 E9080x0005 E90F
EnhancedDebugHWBP3RegsERAD_HWBP_REGS0x0005 E9100x0005 E917
EnhancedDebugHWBP4RegsERAD_HWBP_REGS0x0005 E9180x0005 E91F
EnhancedDebugHWBP5RegsERAD_HWBP_REGS0x0005 E9200x0005 E927
EnhancedDebugHWBP6RegsERAD_HWBP_REGS0x0005 E9280x0005 E92F
EnhancedDebugHWBP7RegsERAD_HWBP_REGS0x0005 E9300x0005 E937
EnhancedDebugHWBP8RegsERAD_HWBP_REGS0x0005 E9380x0005 E93F
EnhancedDebugCounter1RegsERAD_COUNTER_REGS0x0005 E9800x0005 E98F
EnhancedDebugCounter2RegsERAD_COUNTER_REGS0x0005 E9900x0005 E99F
EnhancedDebugCounter3RegsERAD_COUNTER_REGS0x0005 E9A00x0005 E9AF
EnhancedDebugCounter4RegsERAD_COUNTER_REGS0x0005 E9B00x0005 E9BF
DcsmBank0Z1RegsDCSM_BANK0_Z1_REGS0x0005 F0000x0005 F022是
DcsmBank0Z2RegsDCSM_BANK0_Z2_REGS0x0005 F0400x0005 F062是
DcsmBank1Z1RegsDCSM_BANK1_Z1_REGS0x0005 F1000x0005 F122是
DcsmBank1Z2RegsDCSM_BANK1_Z2_REGS0x0005 F1400x0005 F162是
DcsmCommonRegsDCSM_COMMON_REGS0x0005 F0700x0005 F07F是
DcsmCommon2RegsDCSM_COMMON_REGS0x0005 F0800x0005 F087是
MemCfgRegsMEM_CFG_REGS0x0005 F4000x0005 F47F是
AccessProtectionRegsACCESS_PROTECTION_REGS0x0005 F4C00x0005 F4FF是
MemoryErrorRegsMEMORY_ERROR_REGS0x0005 F5000x0005 F53F是
Flash0CtrlRegsFLASH_CTRL_REGS0x0005 F8000x0005 FAFF是
Flash0EccRegsFLASH_ECC_REGS0x0005 FB000x0005 FB3F是
外设帧 7
CanaRegsCAN_REGS0x0004 80000x0004 87FF是是
CanbRegsCAN_REGS0x0004 A0000x0004 A7FF是是
RomPrefetchRegsROM_PREFETCH_REGS0x0005 E6080x0005 E609是
DccRegsDCC_REGS0x0005 E7000x0005 E73F是
外设帧 8
LinaRegsLIN_REGS0x0000 6A000x0000 6AFF是是是
外设帧 9
WdRegs(4)WD_REGS0x0000 70000x0000 703F是
NmiIntruptRegs(4)NMI_INTRUPT_REGS0x0000 70600x0000 706F是
XintRegs(4)XINT_REGS0x0000 70700x0000 707F是
SciaRegs(4)SCI_REGS0x0000 72000x0000 720F是
ScibRegs(4)SCI_REGS0x0000 72100x0000 721F是
I2caRegs(4)I2C_REGS0x0000 73000x0000 733F是
(1) CPU（不适用于 CLA 或 DMA）包含先写后读保护模式，以确保在受保护地址范围内，通过延迟读取操作直至启动写入操作，按写入形式执行位于写入操作之后的任何读取操作。
(2) ADC 结果寄存器没有仲裁。每个主器件都可以访问任何 ADC 结果寄存器而无需任何仲裁。
(3) CPU 和 CLA 都有各自的 GPIO_DATA_REGS 副本，因此 CPU 和 CLA 之间无需仲裁。有关更多详细信息，请参阅 TMS320F28004x 实时微控制器技术参考手册 的“通用输入/输出 (GPIO)”一章。
(4) 仅限具有 16 位访问权限的寄存器。