ZHCSLQ7A April 2025 – October 2025 THS3470
PRODUCTION DATA
本设计旨在优化 THS3470 以输出为基准的误差,同时利用复合环路保留趋稳行为。该设计的输入阶跃选择为 5V,以匹配用于设置该设计输出电压的典型 DAC。输出电流 (1A)、输出摆幅 (40VPP)、趋稳定时间 (250ns) 和以输出为基准的误差 (<0.1%) 均根据 OPA863A 和 THS3470 的理论最高性能进行选择。如果需要更高的精度,可以改用 OPA328、OPA387 或 OPA365,虽然会牺牲趋稳时间,但能降低输出端等效误差。
| 参数 | 值 |
|---|---|
| 电源电压 | 60V |
| 输入步长 | 4V |
| 输出步长 | 40VPP (1A) |
| 输出电流 | 高达 1A |
| 稳定时间 (0.01%) | 250ns |
| 输出端等效误差 | <0.1% |