ZHCSVW9 March   2024 TDA4AEN-Q1 , TDA4VEN-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
    1. 3.1 功能方框图
  5. 器件比较
  6. 终端配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      10
      2.      11
    3. 5.3 信号说明
      1.      13
      2. 5.3.1  CPSW3G
        1. 5.3.1.1 MAIN 域
          1.        16
          2.        17
          3.        18
          4.        19
      3. 5.3.2  CPTS
        1. 5.3.2.1 MAIN 域
          1.        22
      4. 5.3.3  CSI-2
        1. 5.3.3.1 MAIN 域
          1.        25
          2.        26
          3.        27
          4.        28
      5. 5.3.4  DDRSS
        1. 5.3.4.1 MAIN 域
          1.        31
      6. 5.3.5  DSI
        1. 5.3.5.1 MAIN 域
          1.        34
      7. 5.3.6  DSS
        1. 5.3.6.1 MAIN 域
          1.        37
      8. 5.3.7  ECAP
        1. 5.3.7.1 MAIN 域
          1.        40
          2.        41
          3.        42
      9. 5.3.8  仿真和调试
        1. 5.3.8.1 MAIN 域
          1.        45
        2. 5.3.8.2 MCU 域
          1.        47
      10. 5.3.9  EPWM
        1. 5.3.9.1 MAIN 域
          1.        50
          2.        51
          3.        52
          4.        53
      11. 5.3.10 EQEP
        1. 5.3.10.1 MAIN 域
          1.        56
          2.        57
          3.        58
      12. 5.3.11 GPIO
        1. 5.3.11.1 MAIN 域
          1.        61
          2.        62
        2. 5.3.11.2 MCU 域
          1.        64
      13. 5.3.12 GPMC
        1. 5.3.12.1 MAIN 域
          1.        67
      14. 5.3.13 I2C
        1. 5.3.13.1 MAIN 域
          1.        70
          2.        71
          3.        72
          4.        73
          5.        74
        2. 5.3.13.2 MCU 域
          1.        76
        3. 5.3.13.3 WKUP 域
          1.        78
      15. 5.3.14 MCAN
        1. 5.3.14.1 MAIN 域
          1.        81
          2.        82
        2. 5.3.14.2 MCU 域
          1.        84
          2.        85
      16. 5.3.15 MCASP
        1. 5.3.15.1 MAIN 域
          1.        88
          2.        89
          3.        90
          4.        91
          5.        92
      17. 5.3.16 MCSPI
        1. 5.3.16.1 MAIN 域
          1.        95
          2.        96
          3.        97
        2. 5.3.16.2 MCU 域
          1.        99
          2.        100
      18. 5.3.17 MDIO
        1. 5.3.17.1 MAIN 域
          1.        103
      19. 5.3.18 MMC
        1. 5.3.18.1 MAIN 域
          1.        106
          2.        107
          3.        108
      20. 5.3.19 OLDI
        1. 5.3.19.1 MAIN 域
          1.        111
      21. 5.3.20 OSPI
        1. 5.3.20.1 MAIN 域
          1.        114
      22. 5.3.21 电源
        1.       116
      23. 5.3.22 保留
        1.       118
      24. 5.3.23 SERDES
        1. 5.3.23.1 MAIN 域
          1.        121
          2.        122
          3.        123
      25. 5.3.24 系统和其他
        1. 5.3.24.1 启动模式配置
          1. 5.3.24.1.1 MAIN 域
            1.         127
        2. 5.3.24.2 时钟
          1. 5.3.24.2.1 MCU 域
            1.         130
          2. 5.3.24.2.2 WKUP 域
            1.         132
        3. 5.3.24.3 System
          1. 5.3.24.3.1 MAIN 域
            1.         135
          2. 5.3.24.3.2 MCU 域
            1.         137
          3. 5.3.24.3.3 WKUP 域
            1.         139
        4. 5.3.24.4 VMON
          1.        141
      26. 5.3.25 计时器
        1. 5.3.25.1 MAIN 域
          1.        144
        2. 5.3.25.2 MCU 域
          1.        146
        3. 5.3.25.3 WKUP 域
          1.        148
      27. 5.3.26 UART
        1. 5.3.26.1 MAIN 域
          1.        151
          2.        152
          3.        153
          4.        154
          5.        155
          6.        156
          7.        157
        2. 5.3.26.2 MCU 域
          1.        159
        3. 5.3.26.3 WKUP 域
          1.        161
      28. 5.3.27 USB
        1. 5.3.27.1 MAIN 域
          1.        164
          2.        165
    4. 5.4 引脚连接要求
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 采用 AMW 封装且通过 AEC - Q100 认证的器件的 ESD 等级
    3. 6.3 上电小时数 (POH)
    4. 6.4 建议运行条件
    5. 6.5 运行性能点
    6. 6.6 电气特性
      1. 6.6.1 I2C 开漏和失效防护 (I2C OD FS) 电气特性
      2. 6.6.2 失效防护复位(FS 复位)电气特性
      3. 6.6.3 高频振荡器 (HFOSC) 电气特性
      4. 6.6.4 低频振荡器 (LFXOSC) 电气特性
      5. 6.6.5 SDIO 电气特性
      6. 6.6.6 LVCMOS 电气特性
      7. 6.6.7 CSI-2 (D-PHY) 电气特性
      8. 6.6.8 USB2PHY 电气特性
      9. 6.6.9 DDR 电气特性
    7. 6.7 一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.7.1 建议的 OTP eFuse 编程操作条件
      2. 6.7.2 硬件要求
      3. 6.7.3 编程序列
      4. 6.7.4 对硬件保修的影响
    8. 6.8 热阻特性
      1. 6.8.1 AMW 封装的热阻特性(待定)
    9. 6.9 时序和开关特性
      1. 6.9.1 时序参数和信息
      2. 6.9.2 电源要求
        1. 6.9.2.1 电源压摆率要求
        2. 6.9.2.2 电源时序
          1. 6.9.2.2.1 上电时序
          2. 6.9.2.2.2 下电时序
          3. 6.9.2.2.3 部分 IO 电源时序
      3. 6.9.3 系统时序
        1. 6.9.3.1 复位时序
        2. 6.9.3.2 错误信号时序
        3. 6.9.3.3 时钟时序
      4. 6.9.4 时钟规范
        1. 6.9.4.1 输入时钟/振荡器
          1. 6.9.4.1.1 MCU_OSC0 内部振荡器时钟源
            1. 6.9.4.1.1.1 负载电容
            2. 6.9.4.1.1.2 并联电容
          2. 6.9.4.1.2 MCU_OSC0 LVCMOS 数字时钟源
          3. 6.9.4.1.3 WKUP_LFOSC0 内部振荡器时钟源
          4. 6.9.4.1.4 WKUP_LFOSC0 LVCMOS 数字时钟源
          5. 6.9.4.1.5 未使用 WKUP_LFOSC0
        2. 6.9.4.2 输出时钟
        3. 6.9.4.3 PLL
        4. 6.9.4.4 时钟和控制信号转换的建议系统预防措施
      5. 6.9.5 外设
        1. 6.9.5.1  ATL
          1. 6.9.5.1.1 ATL_PCLK 时序要求
          2. 6.9.5.1.2 ‌ATL_AWS[x] 时序要求
          3. 6.9.5.1.3 ‌ATL_BWS[x] 时序要求
          4. 6.9.5.1.4 ‌ATCLK[x] 开关特性
        2. 6.9.5.2  CPSW3G
          1. 6.9.5.2.1 CPSW3G MDIO 时序
          2. 6.9.5.2.2 CPSW3G RMII 时序
          3. 6.9.5.2.3 CPSW3G RGMII 时序
        3. 6.9.5.3  CPTS
        4. 6.9.5.4  CSI-2
        5. 6.9.5.5  CSI-2 TX
        6. 6.9.5.6  DDRSS
        7. 6.9.5.7  DSS
        8. 6.9.5.8  ECAP
        9. 6.9.5.9  仿真和调试
          1. 6.9.5.9.1 迹线
          2. 6.9.5.9.2 JTAG
        10. 6.9.5.10 EPWM
        11. 6.9.5.11 EQEP
        12. 6.9.5.12 GPIO
        13. 6.9.5.13 GPMC
          1. 6.9.5.13.1 GPMC 和 NOR 闪存 - 同步模式
          2. 6.9.5.13.2 GPMC 和 NOR 闪存 - 异步模式
          3. 6.9.5.13.3 GPMC 和 NAND 闪存 - 异步模式
        14. 6.9.5.14 I2C
        15. 6.9.5.15 MCAN
        16. 6.9.5.16 MCASP
        17. 6.9.5.17 MCSPI
          1. 6.9.5.17.1 MCSPI - 控制器模式
          2. 6.9.5.17.2 MCSPI - 外设模式
        18. 6.9.5.18 MMCSD
          1. 6.9.5.18.1 MMC0 - eMMC 接口
            1. 6.9.5.18.1.1  旧 SDR 模式
            2. 6.9.5.18.1.2  高速 SDR 模式
            3. 6.9.5.18.1.3  高速 DDR 模式
            4. 6.9.5.18.1.4  HS200 模式
            5. 6.9.5.18.1.5  HS400 模式
            6. 6.9.5.18.1.6  UHS–I SDR12 模式
            7. 6.9.5.18.1.7  UHS–I SDR25 模式
            8. 6.9.5.18.1.8  UHS–I SDR50 模式
            9. 6.9.5.18.1.9  UHS–I DDR50 模式
            10. 6.9.5.18.1.10 UHS–I SDR104 模式
          2. 6.9.5.18.2 MMC1/MMC2 - SD/SDIO 接口
            1. 6.9.5.18.2.1 默认速度模式
            2. 6.9.5.18.2.2 高速模式
            3. 6.9.5.18.2.3 UHS–I SDR12 模式
            4. 6.9.5.18.2.4 UHS–I SDR25 模式
            5. 6.9.5.18.2.5 UHS–I SDR50 模式
            6. 6.9.5.18.2.6 UHS–I DDR50 模式
            7. 6.9.5.18.2.7 UHS–I SDR104 模式
        19. 6.9.5.19 OSPI
          1. 6.9.5.19.1 OSPI0 PHY 模式
            1. 6.9.5.19.1.1 具有 PHY 数据训练的 OSPI0
            2. 6.9.5.19.1.2 无数据训练的 OSPI0
              1. 6.9.5.19.1.2.1 OSPI0 PHY SDR 时序
              2. 6.9.5.19.1.2.2 OSPI0 PHY DDR 时序
          2. 6.9.5.19.2 OSPI0 Tap 模式
            1. 6.9.5.19.2.1 OSPI0 Tap SDR 时序
            2. 6.9.5.19.2.2 OSPI0 Tap DDR 时序
        20. 6.9.5.20 PCIe
        21. 6.9.5.21 计时器
        22. 6.9.5.22 UART
        23. 6.9.5.23 USB
  8. 详细说明
    1. 7.1 概述
  9. 应用、实现和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 电源
        1. 8.1.1.1 配电网络实施指南
      2. 8.1.2 外部振荡器
      3. 8.1.3 JTAG、仿真和跟踪
      4. 8.1.4 未使用的引脚
    2. 8.2 外设和接口的相关设计信息
      1. 8.2.1 LPDDR4 电路板设计和布局布线指南
      2. 8.2.2 OSPI/QSPI/SPI 电路板设计和布局指南
        1. 8.2.2.1 无环回、内部 PHY 环回和内部焊盘环回
        2. 8.2.2.2 外部电路板环回
        3. 8.2.2.3 DQS(仅适用于八路 SPI 器件)
      3. 8.2.3 USB VBUS 设计指南
      4. 8.2.4 系统电源监测设计指南
      5. 8.2.5 高速差分信号布线指南
      6. 8.2.6 散热解决方案指导
    3. 8.3 时钟布线指南
      1. 8.3.1 振荡器路由
  10. 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • AMW|594
散热焊盘机械数据 (封装 | 引脚)
订购信息

特性

处理器内核:

  • 多达四核 64 位 Arm® Cortex®-A53 微处理器子系统(频率高达 1.4GHz)
    • 四核 Cortex-A53 集群(具有 512KB L2 共享缓存,包括 SECDED ECC)
    • 每个 A53 内核包含具有 SECDED ECC 功能的 32KB L1 DCache 和具有奇偶校验保护的 32KB L1 ICache
  • 单核 Arm®Cortex®-R5F(频率高达 800MHz),作为具有 FFI 的 MCU 通道的一部分进行集成
    • 32KB ICache、32KB L1 DCache 和 64KB TCM,所有存储器上都有 SECDED ECC
    • 具有 SECDED ECC 的 512KB SRAM
  • 单核 Arm®Cortex®-R5F(频率高达 800MHz),可进行集成以支持器件管理
    • 32KB ICache、32KB L1 DCache 和 64KB TCM,所有存储器上都有 SECDED ECC
  • 单核 Arm®Cortex®-R5F(频率高达 800MHz),可进行集成以支持运行时管理
    • 32KB ICache、32KB L1 DCache 和 64KB TCM,所有存储器上都有 SECDED ECC
  • 两个深度学习加速器(总计多达 4TOPS),每个加速器:
    • 运算能力高达 40GFLOPS 且频率高达 1.0GHz 的 C7x 浮点、256 位矢量 DSP
    • 矩阵乘法加速器 (MMA),性能高达 2TOPS (8b)(频率高达 1.0GHz)
    • 具有 SECDED ECC 功能的 32KB L1 DCache 和具有奇偶校验保护的 64KB L1 ICache
    • 具有 SECDED ECC 的 2.25MB L2 SRAM
  • 深度和运动处理加速器 (DMPAC)
    • 密集光流 (DOF) 加速器
    • 立体视差引擎 (SDE) 加速器
  • 具有图像信号处理器 (ISP) 和多个视觉辅助加速器的视觉处理加速器 (VPAC):
    • 600MP/s ISP
    • 支持 12 位 RGB-IR
    • 支持多达 16 位的输入 RAW 格式
    • 线路支持高达 4096
    • 宽动态范围 (WDR)、镜头失真校正 (LDC)、视觉成像子系统 (VISS) 和多标量 (MSC) 支持
      • 输出颜色格式:8 位、12 位,以及 YUV 4:2:2、YUV 4:2:0,RGB,HSV/HSL

多媒体:

  • 显示子系统
    • 通过 OLDI/LVDS(1 个 OLDI-DL、1 个或 2 个 OLDI-SL)、DSI 或 DPI 实现三路显示支持
      • OLDI-SL(单链路):60fps 时高达 1920 x 1080(165MHz 像素时钟)
      • OLDI-DL(双链路):60fps 时高达 3840 x 1080(150MHz 像素时钟)
      • MIPI® DSI:具有 4 通道 MIPI® D-PHY,在 60fps 下支持高达 3840 x 1080(300MHz 像素时钟)
      • DPI(24 位 RGB 并行接口):60fps 时高达 1920 x 1080(165MHz 像素时钟)
    • 具有硬件叠加支持的四条显示管线。每个显示屏最多可使用两条显示管线。
    • 支持定帧检测和数据正确性检查等安全功能
  • 3D 图形处理单元 (TDA4VEN)
    • 带有 256KB 高速缓存的 IMG BXS-4-64
    • 高达 50GFLOPS
    • 单着色器内核
    • OpenGL ES3.2 和 Vulkan 1.2 API 支持
  • 四个具有 4 通道 D-PHY 的摄像头串行接口 (CSI-2) 接收器
    • 符合 ‌MIPI® CSI-2 v1.3 标准 + ‌MIPI® D-PHY 1.2
    • 支持 1、2、3 或 4 数据通道模式,每通道速率高达 2.5Gbps
    • ECC 验证/校正和 RAM 上的 CRC 校验+ ECC
    • 虚拟通道支持(多达 16 个)
    • 能够通过 DMA 将流数据直接写入 DDR
  • 一个具有 4 通道 D-PHY 的 CSI2.0 发送器(与 MIPI DSI 共享)
  • 视频编码器/解码器
    • 支持 5.1 级高阶的 HEVC (H.265) 主配置文件
    • 支持 5.2 级 H.264 基线/主/高配置文件
    • 支持高达 4K 超高清分辨率
      (3840 × 2160)
      • 高达 400MPixels/s 的运行速度

存储器子系统:

  • 专用于关键处理内核的片上 RAM
    • 具有 SECDED ECC 的 256KB 片上 RAM (OCRAM)
    • SMS 子系统中具有 SECDED ECC 的 256KB 片上 RAM
    • Cortex-R5F MCU 子系统中具有 SECDED ECC 的 512KB 片上 RAM
    • R5F 器件管理器子系统中具有 SECDED ECC 的 64KB 片上 RAM
    • R5F 运行时管理器子系统中具有 SECDED ECC 的 64KB 片上 RAM
    • 每个 C7x 深度学习加速器中具有 SECDED ECC 的 2.25MB L2 SRAM(总计最多 4.5MB)
  • DDR 子系统 (DDRSS)
    • 支持 LPDDR4 存储器类型
    • 具有内联 ECC 的 32 位数据总线
    • 支持高达 4000MT/s 的速度
    • 最大 LPDDR4 为 8GB

功能安全:

  • 功能安全合规型为目标,面向汽车应用(在部分器件型号上)
    • 专为功能安全应用开发
    • 将提供相关文档来协助进行符合 ISO 26262 标准的功能安全系统设计
    • 系统可满足 ASIL D 等级要求
    • 以硬件完整性高达 ASIL B 级为目标
    • 安全相关认证
      • 计划通过 ISO 26262 认证
  • 符合 AEC-Q100 标准

安全性:

  • 支持安全启动
    • 硬件强制可信根 (ROT)
    • 支持通过备用密钥转换 RoT
    • 支持接管保护、IP 保护和防回滚保护
  • 支持可信执行环境 (TEE)
    • 基于 Arm TrustZone® 的 TEE
    • 可实现隔离的广泛防火墙支持
    • 安全监视器/计时器/IPC
    • 安全存储支持
    • 支持回放保护存储器块 (RPMB)
  • 具有用户可编程 HSM 内核的专用安全控制器以及用于隔离式处理的专用安全 DMA 和 IPC 子系统
  • 支持加密加速
    • 会话感知型加密引擎可基于输入数据流自动切换密钥材料
  • 支持加密内核
    • AES – 128/192/256 位密钥大小
    • SHA2 – 224/256/384/512 位密钥大小
    • 具有真随机数生成器的 DRBG
    • 可在 RSA/ECC 处理中提供帮助的 PKA(公钥加速器),支持安全启动
  • 调试安全性
    • 受安全软件控制的调试访问
    • 安全感知调试

高速接口:

  • PCI-Express® Gen3 单通道控制器 (PCIE)
    • 支持 Gen1 (2.5GT/s)、Gen2 (5.0GT/s) 和 Gen3 (8.0GT/s),具有自动协商功能
  • 支持集成以太网交换机(总共 2 个外部端口)
    • RMII (10/100) 或 RGMII (10/100/1000) SGMII (1Gbps)
    • IEEE1588(附件 D、E 和 F,及 802.1AS PTP)
    • 第 45 条 MDIO PHY 管理规范
    • 基于 ALE 引擎的数据包分类器,具有 512 个分类器
    • 基于优先级的流量控制
    • 时间敏感型网络 (TSN) 支持
    • 四个 CPU 硬件中断节奏
    • 硬件中的 IP/UDP/TCP 校验和卸载
  • USB3.1-Gen1 端口
    • 一个增强型超速第一代端口
    • 可配置为 USB 主机、USB 外设或 USB 双角色器件的端口
    • 集成了 USB VBUS 检测
  • USB2.0 端口
    • 可配置为 USB 主机、USB 外设或 USB 双角色器件(DRD 模式)的端口
    • 集成了 USB VBUS 检测

通用连接和汽车接口:

  • 9 个通用异步接收器/发送器 (UART)
  • 5 个串行外设接口 (SPI) 控制器
  • 7 个内部集成电路 (I2C) 端口
  • 5 个多通道音频串行端口 (McASP)
  • 通用 I/O (GPIO),所有 LVCMOS I/O 均可配置为 GPIO
  • 4 个支持 CAN-FD 的控制器局域网 (CAN) 模块

媒体和数据存储:

  • 3 个 Secure Digital® (SD®) (4b+4b+8b) 接口
    • 1 个 8 位 eMMC 接口,速度高达 HS200
    • 2 个高达 UHS-I 的 4 位 SD/SDIO 接口
    • 符合 eMMC 5.1、SD 3.0 和 SDIO 3.0
  • 1 个高达 133MHz 的通用存储器控制器 (GPMC)
  • 具有 DDR/SDR 支持的 OSPI/QSPI
    • 支持串行 NAND 和串行 NOR 闪存
    • 支持 4GB 存储器地址
    • 具有可选实时加密的 XIP 模式

技术/封装:

  • 16nm FinFET 技术
  • 18mm x 18mm,0.65mm 间距(采用了 VCA),594 引脚 FCBGA (AMW)

配套电源管理解决方案:

  • 以符合功能安全标准为目标,最高支持 ASIL-B 或 SIL-2
  • TPS6522x PMIC
  • TPS6287x 可堆叠快速瞬态降压转换器