ZHCSVW9 March 2024 TDA4AEN-Q1 , TDA4VEN-Q1
ADVANCE INFORMATION
晶体电路的设计必须能够向晶体施加适当的电容负载,如晶体制造商所定义的。该电路的容性负载 CL 是分立式电容器 CL1、CL2 以及一些寄生电容的组合。将晶体电路元件到 MCU_OSC0_XI 和 MCU_OSC0_XO 的 PCB 信号引线具有接地寄生电容、CPCBXI 和 CPCBXO,PCB 设计人员应该能够提取每条信号引线的寄生电容。MCU_OSC0 电路和器件封装具有组合的接地寄生电容、CPCBXI 和 CPCBXO,表 6-22 定义了这些寄生电容值。
在选择图 6-16 中的负载电容器 CL1 和 CL2 时应满足以下公式。公式中的 CL 是晶体制造商指定的负载。
CL = [(CL1 + CPCBXI + CXI) × (CL2 + CPCBXO + CXO)] / [(CL1 + CPCBXI + CXI) + (CL2 + CPCBXO + CXO)]
要确定 CL1 和 CL2 的值,请将容性负载值 CL 乘以 2。使用该结果,减去 CPCBXI + CXI 的组合值可确定 CL1 的值,减去 CPCBXO + CXO 的组合值可确定 CL2 的值。例如,如果 CL = 10pF,CPCBXI = 2.9pF,CXI = 0.5pF,CPCBXO = 3.7pF,CXO = 0.5pF,则 CL1 的值 = [(2CL) - (CPCBXI + CXI)] = [(2 × 10pF) - 2.9pF - 0.5pF)] = 16.6pF,CL2 = [(2CL) - (CPCBXO + CXO)] = [(2 × 10pF) - 3.7pF - 0.5pF)] = 15.8pF