ZHCSU63 December 2023 TAS5827
PRODUCTION DATA
引脚 | 类型(1) | 说明 | |
---|---|---|---|
名称 | 编号 | ||
ADR | 8 | DI | 电阻器值表(下拉至 GND)可确定器件 I2C 地址。请参阅表 6-5 |
AGND | 20 | G | 模拟地。 |
AVDD | 19 | P | 内部稳定 5V 模拟电源电压。此引脚不得用于驱动外部器件。 |
BST_A+ | 1 | P | OUT_A+ 自举电容器的连接点,用于为 OUT_A+ 的高侧栅极驱动创建电源。 |
BST_A- | 29 | P | OUT_A- 自举电容器的连接点,用于为 OUT_A- 的高侧栅极驱动创建电源。 |
BST_B+ | 24 | P | OUT_B+ 自举电容器的连接点,用于为 OUT_B+ 的高侧栅极驱动创建电源。 |
BST_B- | 28 | P | OUT_B- 自举电容器的连接点,用于为 OUT_B- 的高侧栅极驱动创建电源。 |
DGND | 5 | G | 数字接地。 |
DVDD | 6 | P | 3.3V 或 1.8V 数字电源。 |
GPIO0 | 9 | DI/O | 通用输入/输出,该引脚的功能可以通过寄存器(寄存器地址 0x60h 和 0x61h)编程。可配置为开漏输出或推挽输出。 |
GPIO1 | 10 | DI/O | 通用输入/输出,该引脚的功能可以通过寄存器(寄存器地址 0x60h 和 0x62h)编程。可配置为开漏输出或推挽输出。 |
GPIO2 | 11 | DI/O | 通用输入/输出,该引脚的功能可以通过寄存器(寄存器地址 0x60h 和 0x63h)编程。可配置为开漏输出或推挽输出。 |
LRCLK | 12 | DI | 在串行端口的输入数据线上有效的数字信号的字选择时钟。在 I2S、LJ 和 RJ 中,这对应于左声道和右声道边界。在 TDM 模式下,这对应于帧同步边界。 |
OUT_A+ | 2 | PO | 差分扬声器放大器输出 A 的正极引脚。 |
OUT_A- | 30 | 否 | 差分扬声器放大器输出 A 的负极引脚。 |
OUT_B+ | 23 | PO | 差分扬声器放大器输出 B 的正极引脚。 |
OUT_B- | 27 | 否 | 差分扬声器放大器输出 B 的负极引脚。 |
PDN | 17 | DI | 关断,低电平有效。PDN 将放大器置于关断状态,关闭所有内部稳压器。 |
PGND | 25 | G | 功率器件电路的接地基准。将此引脚连接到系统接地。 |
26 | G | ||
31 | G | ||
32 | G | ||
PVDD | 3 | P | PVDD 电压输入。 |
4 | P | ||
21 | P | ||
22 | P | ||
SDA | 15 | DI/O | I2C 串行控制数据接口输入/输出。 |
SDIN | 14 | DI | 串行数据端口的数据线路。 |
SCL | 16 | DI | I2C 串行控制时钟输入。 |
SCLK | 13 | DI | 在串行数据端口的输入数据线路上有效的数字信号的位时钟。 |
VR_DIG | 7 | P | 内部稳定 1.5V 数字电源电压。此引脚不得用于驱动外部器件。 |
PowerPAD™ | G | 接地,连接到接地散热器以获得出色系统性能。 |
引脚 | 类型(1) | 说明 | |
---|---|---|---|
名称 | 编号 | ||
AGND | 20 | G | 模拟地。 |
AVDD | 19 | P | 内部稳定 5V 模拟电源电压。此引脚不得用于驱动外部器件。 |
BST_A+ | 1 | P | OUT_A+ 自举电容器的连接点,用于为 OUT_A+ 的高侧栅极驱动创建电源。 |
BST_A- | 29 | P | OUT_A- 自举电容器的连接点,用于为 OUT_A- 的高侧栅极驱动创建电源。 |
BST_B+ | 24 | P | OUT_B+ 自举电容器的连接点,用于为 OUT_B+ 的高侧栅极驱动创建电源。 |
BST_B- | 28 | P | OUT_B- 自举电容器的连接点,用于为 OUT_B- 的高侧栅极驱动创建电源。 |
DGND | 5 | G | 数字接地。 |
DVDD | 6 | P | 3.3V 或 1.8V 数字电源。 |
FAULT | 10 | DO | 故障端子,发生内部故障时被拉至低电平。 |
GVDD | 18 | P | 栅极驱动内部稳压器输出。此引脚不得用于驱动外部器件。 |
HW_MODE | 8 | DI | 直接连接到 DVDD,以确保器件进入硬件控制模式。 |
HW_SEL0 | 16 | DI | 硬件模式下的模拟增益和 BTL/PBTL 模式选择。通过不同的电阻器上拉至 DVDD 或下拉至接地。请参阅表 6-4 |
HW_SEL1 | 15 | DI | 硬件模式下的 PWM 开关频率和展频启用/禁用选择。通过不同的电阻器上拉至 DVDD 或下拉至接地。请参阅表 6-3 |
LRCLK | 12 | DI | 在串行端口的输入数据线上有效的数字信号的字选择时钟。在 I2S、LJ 和 RJ 中,这对应于左声道和右声道边界。在 TDM 模式下,这对应于帧同步边界。 |
MUTE | 11 | DI | 扬声器放大器静音。必须将其拉至低电平(连接到 DGND)以使器件静音,并拉至高电平(连接到 DVDD)以退出静音状态。在静音状态下,器件输出保持在高阻抗状态。 |
OUT_A+ | 2 | PO | 差分扬声器放大器输出 A 的正极引脚。 |
OUT_A- | 30 | 否 | 差分扬声器放大器输出 A 的负极引脚。 |
OUT_B+ | 23 | PO | 差分扬声器放大器输出 B 的正极引脚。 |
OUT_B- | 27 | 否 | 差分扬声器放大器输出 B 的负极引脚。 |
PD_DET | 9 | DO | PVDD 压降检测,当 PVDD 压降至 8V 以下时会被拉至低电平。 |
PDN | 17 | DI | 关断,低电平有效。PDN 将放大器置于关断状态,关闭所有内部稳压器。 |
PGND | 25 | G | 功率器件电路的接地基准。将此引脚连接到系统接地。 |
26 | G | ||
31 | G | ||
32 | G | ||
PVDD | 3 | P | PVDD 电压输入。 |
4 | P | ||
21 | P | ||
22 | P | ||
SCLK | 13 | DI | 在串行数据端口的输入数据线路上有效的数字信号的位时钟。 |
SDIN | 14 | DI | 串行数据端口的数据线路。 |
VR_DIG | 7 | P | 内部稳定 1.5V 数字电源电压。此引脚不得用于驱动外部器件。 |
PowerPAD™ | G | 接地,连接到接地散热器以获得出色系统性能。 |