ZHCSU63 December   2023 TAS5827

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
      1. 5.7.1 采用 BD 调制的桥接负载 (BTL) 配置曲线
      2. 5.7.2 采用 1SPW 调制的桥接负载 (BTL) 配置曲线
      3. 5.7.3 采用 BD 调制的并行桥接负载 (PBTL) 配置
      4. 5.7.4 采用 1SPW 调制的并行桥接负载 (PBTL) 配置
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 电源
      2. 6.3.2 器件时钟
      3. 6.3.3 串行音频端口 – 时钟速率
      4. 6.3.4 时钟暂停自动恢复
      5. 6.3.5 采样率动态变化
      6. 6.3.6 串行音频端口 - 数据格式和位深度
    4. 6.4 器件功能模式
      1. 6.4.1 软件控制
      2. 6.4.2 扬声器放大器工作模式
        1. 6.4.2.1 BTL 模式
        2. 6.4.2.2 PBTL 模式
      3. 6.4.3 低 EMI 模式
        1. 6.4.3.1 展频
        2. 6.4.3.2 通道间相移
        3. 6.4.3.3 多器件 PWM 相位同步
          1. 6.4.3.3.1 启动阶段与 I2S 时钟的相位同步
          2. 6.4.3.3.2 通过 GPIO 实现相位同步
      4. 6.4.4 热折返
      5. 6.4.5 器件状态控制
      6. 6.4.6 器件调制
        1. 6.4.6.1 BD 调制
        2. 6.4.6.2 1SPW 调制
        3. 6.4.6.3 混合调制
      7. 6.4.7 编程和控制
        1. 6.4.7.1 I2C 串行通信总线
        2. 6.4.7.2 硬件控制模式
        3. 6.4.7.3 I2C 目标地址
          1. 6.4.7.3.1 随机写入
          2. 6.4.7.3.2 顺序写入
          3. 6.4.7.3.3 随机读取
          4. 6.4.7.3.4 顺序读取
          5. 6.4.7.3.5 DSP 存储器 Book、Page 和 BQ 更新
          6. 6.4.7.3.6 校验和
            1. 6.4.7.3.6.1 循环冗余校验 (CRC) 校验和
            2. 6.4.7.3.6.2 异或 (XOR) 校验和
        4. 6.4.7.4 通过软件进行控制
          1. 6.4.7.4.1 启动过程
          2. 6.4.7.4.2 关断过程
        5. 6.4.7.5 保护和监控
          1. 6.4.7.5.1 过流限制（逐周期）
          2. 6.4.7.5.2 过流关断 (OCSD)
          3. 6.4.7.5.3 直流检测误差
          4. 6.4.7.5.4 过热关断 (OTSD)
          5. 6.4.7.5.5 PVDD 过压和欠压误差
          6. 6.4.7.5.6 PVDD 压降检测
          7. 6.4.7.5.7 时钟故障
    5. 6.5 寄存器映射
      1. 6.5.1 reg_map 寄存器
  8. 7 应用和实施
    1. 7.1 典型应用
      1. 7.1.1 2.0（立体声 BTL）系统
      2. 7.1.2 单声道 (PBTL) 系统
      3. 7.1.3 布局指南
        1. 7.1.3.1 音频放大器通用指南
        2. 7.1.3.2 PVDD 网络中 PVDD 旁路电容放置的重要性
        3. 7.1.3.3 优化散热性能
          1. 7.1.3.3.1 器件、覆铜和元件布局
          2. 7.1.3.3.2 模板布局
          3. 7.1.3.3.3 PCB 引脚布局和过孔排列
          4. 7.1.3.3.4 焊接模板
        4. 7.1.3.4 布局示例
  9. 8 电源相关建议
    1. 8.1 DVDD 电源
    2. 8.2 PVDD 电源
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 器件命名规则
      2. 9.1.2 开发支持
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.6 串行音频端口 - 数据格式和位深度

该器件支持业界通用音频数据格式，包括标准 I2S、左对齐、右对齐和 TDM/DSP 数据。通过寄存器 (SAP_CTRL1 寄存器（偏移 = 33h）[复位 = 02h]-D [5:4]) 选择数据格式。如果 TDM/DSP 模式下 LRCLK/SCK 的高宽度小于 FS 的 8 个周期，则寄存器 (SAP_CTRL1 寄存器（偏移 = 33h）[复位 = 02h]-D[3:2]) 应设置为 01。所有格式都需要二进制补码、MSB 在前的音频数据；接受高达 32 位的音频数据。表 1 展示了该器件支持的所有数据格式、字长和时钟速率。图 6-3 至图 6-7 详细介绍了数据格式。通过寄存器 (SAP_CTRL1 寄存器（偏移 = 33h）[复位 = 02h] -D[1:0]) 选择字长。通过寄存器 (SAP_CTRL1 寄存器（偏移 = 33h）[复位 = 02h] -D[7]) 和寄存器 (SAP_CTRL2 寄存器（偏移 = 34h）[复位 = 00h]-D[7:0]) 选择数据偏移量。默认设置为 I2S 和 24 位字长。

GUID-21FCED31-F641-4307-BC10-05210F34FACB-low.gif图 6-3 左对齐音频数据格式
GUID-7A5B791E-C2DF-47F2-99CF-AB9898EB3997-low.gif
I2S 数据格式；左通道 = 低电平，右通道 = 高电平
图 6-4 I2S 音频数据格式
GUID-9AE44EF9-F887-4CFD-AC2D-2D11944A61DD-low.gif
右对齐数据格式；左通道 = 高电平，右通道 = 低电平
图 6-5 右对齐音频数据格式
GUID-73CEE8AE-3326-4C90-9B30-305EE8ABA146-low.gif
偏移 = 0 时的 TDM 数据格式
在 TDM 模式下，LRCK/FS 的占空比至少应为 1x SCLK。上升沿被视为帧开始。
图 6-6 TDM 1 音频数据格式
GUID-20A173AF-BABB-4C40-A408-769D44DFA49A-low.gif
偏移 = 1 时的 TDM 数据格式
在 TDM 模式下，LRCK/FS 的占空比至少应为 1x SCLK。上升沿被视为帧开始。
图 6-7 TDM 2 音频数据格式