ZHCSY80 April   2025 TAC5301-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  电气特性
    7. 5.7  时序要求：I2C 接口
    8. 5.8  开关特性：I2C 接口
    9. 5.9  时序要求：TDM、I2S 或 LJ 接口
    10. 5.10 开关特性：TDM、I2S 或 LJ 接口
    11. 5.11 时序图
    12. 5.12 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 串行接口
        1. 6.3.1.1 控制串行接口
        2. 6.3.1.2 音频串行接口
          1. 6.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 6.3.1.2.2 IC 间音频 (I2S) 接口
          3. 6.3.1.2.3 左对齐 (LJ) 接口
        3. 6.3.1.3 通过共享总线使用多个器件
      2. 6.3.2 锁相环 (PLL) 和时钟生成
      3. 6.3.3 输入通道配置
      4. 6.3.4 输出通道配置
      5. 6.3.5 基准电压
      6. 6.3.6 麦克风偏置
      7. 6.3.7 信号链处理
        1. 6.3.7.1 ADC 信号链
          1. 6.3.7.1.1  可编程通道增益和数字音量控制
          2. 6.3.7.1.2  可编程通道增益校准
          3. 6.3.7.1.3  可编程通道相位校准
          4. 6.3.7.1.4  可编程数字高通滤波器
          5. 6.3.7.1.5  可编程数字双二阶滤波器
          6. 6.3.7.1.6  可编程通道加法器和数字混频器
          7. 6.3.7.1.7  可配置数字抽取滤波器
            1. 6.3.7.1.7.1 线性相位滤波器
              1. 6.3.7.1.7.1.1 采样速率：8kHz 或 7.35kHz
              2. 6.3.7.1.7.1.2 采样速率：16kHz 或 14.7kHz
              3. 6.3.7.1.7.1.3 采样速率：24kHz 或 22.05kHz
              4. 6.3.7.1.7.1.4 采样速率：32kHz 或 29.4kHz
              5. 6.3.7.1.7.1.5 采样速率：48kHz 或 44.1kHz
              6. 6.3.7.1.7.1.6 采样速率：96kHz 或 88.2kHz
              7. 6.3.7.1.7.1.7 采样速率：192kHz 或 176.4kHz
            2. 6.3.7.1.7.2 低延迟滤波器
              1. 6.3.7.1.7.2.1 采样速率：24kHz 或 22.05kHz
              2. 6.3.7.1.7.2.2 采样速率：32kHz 或 29.4kHz
              3. 6.3.7.1.7.2.3 采样速率：48kHz 或 44.1kHz
              4. 6.3.7.1.7.2.4 采样速率：96kHz 或 88.2kHz
              5. 6.3.7.1.7.2.5 采样速率：192kHz 或 176.4kHz
            3. 6.3.7.1.7.3 超低延迟滤波器
              1. 6.3.7.1.7.3.1 采样速率：24kHz 或 22.05kHz
              2. 6.3.7.1.7.3.2 采样速率：32kHz 或 29.4kHz
              3. 6.3.7.1.7.3.3 采样速率：48kHz 或 44.1kHz
              4. 6.3.7.1.7.3.4 采样速率：96kHz 或 88.2kHz
              5. 6.3.7.1.7.3.5 采样速率：192kHz 或 176.4kHz
          8. 6.3.7.1.8  自动增益控制器 (AGC)
          9. 6.3.7.1.9  语音活动检测 (VAD)
          10. 6.3.7.1.10 超声波活动检测 (UAD)
        2. 6.3.7.2 DAC 信号链
          1. 6.3.7.2.1 可编程通道增益和数字音量控制
          2. 6.3.7.2.2 可编程通道增益校准
          3. 6.3.7.2.3 可编程数字高通滤波器
          4. 6.3.7.2.4 可编程数字双二阶滤波器
          5. 6.3.7.2.5 可配置数字内插滤波器
            1. 6.3.7.2.5.1 线性相位滤波器
              1. 6.3.7.2.5.1.1 采样速率：8kHz 或 7.35kHz
              2. 6.3.7.2.5.1.2 采样速率：16kHz 或 14.7kHz
              3. 6.3.7.2.5.1.3 采样速率：24kHz 或 22.05kHz
              4. 6.3.7.2.5.1.4 采样速率：32kHz 或 29.4kHz
              5. 6.3.7.2.5.1.5 采样速率：48kHz 或 44.1kHz
              6. 6.3.7.2.5.1.6 采样速率：96kHz 或 88.2kHz
              7. 6.3.7.2.5.1.7 采样速率：192kHz 或 176.4kHz
            2. 6.3.7.2.5.2 低延迟滤波器
              1. 6.3.7.2.5.2.1 采样速率：24kHz 或 22.05kHz
              2. 6.3.7.2.5.2.2 采样速率：32kHz 或 29.4kHz
              3. 6.3.7.2.5.2.3 采样速率：48kHz 或 44.1kHz
              4. 6.3.7.2.5.2.4 采样速率：96kHz 或 88.2kHz
              5. 6.3.7.2.5.2.5 采样速率：192kHz 或 176.4kHz
            3. 6.3.7.2.5.3 超低延迟滤波器
              1. 6.3.7.2.5.3.1 采样速率：24kHz 或 22.05kHz
              2. 6.3.7.2.5.3.2 采样速率：32kHz 或 29.4kHz
              3. 6.3.7.2.5.3.3 采样速率：48kHz 或 44.1kHz
              4. 6.3.7.2.5.3.4 采样速率：96kHz 或 88.2kHz
              5. 6.3.7.2.5.3.5 采样速率：192kHz 或 176.4kHz
      8. 6.3.8 中断、状态和数字 I/O 引脚多路复用
      9. 6.3.9 Power Tune 模式
    4. 6.4 器件功能模式
      1. 6.4.1 睡眠模式或软件关断
      2. 6.4.2 软件复位
      3. 6.4.3 工作模式
    5. 6.5 编程
      1. 6.5.1 控制串行接口
        1. 6.5.1.1 常规 I2C 运行
        2. 6.5.1.2 I2C 单字节和多字节传输
          1. 6.5.1.2.1 I2C 单字节写入
          2. 6.5.1.2.2 I2C 多字节写入
          3. 6.5.1.2.3 I2C 单字节读取
          4. 6.5.1.2.4 I2C 多字节读取
  8. 7 寄存器映射
    1. 7.1 器件配置寄存器
      1. 7.1.1 TAC5301-Q1_B0_P0 寄存器
      2. 7.1.2 TAC5301-Q1_B0_P1 寄存器
      3. 7.1.3 TAC5301-Q1_B0_P3 寄存器
    2. 7.2 可编程系数寄存器
      1. 7.2.1  可编程系数寄存器：页面 8
      2. 7.2.2  可编程系数寄存器：页面 9
      3. 7.2.3  可编程系数寄存器：页面 10
      4. 7.2.4  可编程系数寄存器：页面 11
      5. 7.2.5  可编程系数寄存器：页面 15
      6. 7.2.6  可编程系数寄存器：页面 16
      7. 7.2.7  可编程系数寄存器：页面 17
      8. 7.2.8  可编程系数寄存器：页面 18
      9. 7.2.9  可编程系数寄存器：页面 19
      10. 7.2.10 可编程系数寄存器：页面 25
      11. 7.2.11 可编程系数寄存器：页面 26
      12. 7.2.12 可编程系数寄存器：页面 27
      13. 7.2.13 可编程系数寄存器：页面 28
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 典型特性
    3. 8.3 电源相关建议
      1. 8.3.1 适用于 1.8V 和 1.2V 运行的 IOVDD_IO_MODE
    4. 8.4 布局
      1. 8.4.1 布局示例
      2. 8.4.2 布局指南
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 静电放电警告
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.8 中断、状态和数字 I/O 引脚多路复用

该器件中的某些事件可能需要主机处理器干预，并可用于触发主机处理器的中断。一个此类事件是音频串行接口 (ASI) 总线错误。如果检测到 ASI 总线错误时钟出现任何故障，该器件会关闭录音通道，例如：

  • FSYNC 频率无效
  • 无效的 BCLK 与 FSYNC 之比
  • BCLK 或 FSYNC 时钟具有长暂停时间

当检测到 ASI 总线时钟错误时，该器件会尽快关闭所有录音和回放通道。解决所有 ASI 总线时钟错误后，器件音量会恢复到之前的状态，从而恢复音频。在 ASI 总线时钟错误期间，如果将时钟错误中断屏蔽寄存器位 INT_MASK0[7] (P1_R47_D[7]) 设置为低电平，则内部中断请求 (IRQ) 中断信号会置为低电平。此外还可以通过锁存故障状态寄存器位 INT_LTCH0 (P1_R52) 回读该时钟故障，该寄存器是一个只读寄存器。读取锁存故障状态寄存器 INT_LTCH0 会清除所有锁存故障状态。此外，该器件可配置为在 GPIO1 引脚上路由内部 IRQ 中断信号，也可配置为开漏输出，以便这些引脚与其他器件的开漏中断输出进行线与连接。

通过设置 INT_POL (P0_R66_D[7]) 寄存器位，可以将 IRQ 中断信号配置为低电平有效或高电平有效极性。通过对 INT_EVENT[1:0] (P0_R66_D[6:5]) 寄存器位进行编程，该信号也可以配置为单个脉冲或一系列脉冲。如果中断配置为一系列脉冲，则事件将触发脉冲开始；当读取锁存的故障状态寄存器以确定中断原因时，脉冲将停止。

该器件还支持只读实时状态寄存器，以确定通道是上电还是断电，以及器件是否处于睡眠模式。这些状态寄存器位于 DEV_STS0 (P0_R121) 和 DEV_STS1 (P0_R122) 寄存器位中。

该器件具有一个多功能 GPIO1 引脚，该引脚可针对所需的特定功能进行配置。表 6-61 列出了这些多功能引脚用于各种功能的所有可能分配。

表 6-61 多功能引脚分配
行 引脚功能 GPIO1
— — GPIO1_CFG
— — P0_R10[7:4]
A 引脚禁用 S(1)
B 通用输出 (GPO) S
C 中断输出 (IRQ) S（默认值）
D 所有 ADC 通道断电 S
E 所有 DAC 通道断电 S
F MICBIAS 开/关输入 (BIASEN) S
G 通用输入 (GPI) S
H 控制器时钟输入 (CCLK) S
I ASI 菊花链输入 S
J ASI DOUT S
K ASI BCLK S
L ASI FSYNC S
M 通用时钟输出 S
(1) S 表示此引脚支持此行中提到的功能

可以使用 GPIO1_DRV[2:0] 寄存器位将 GPO1 引脚设置为所需的驱动配置设置。表 6-62 列出了驱动配置设置。

表 6-62 GPIO1 引脚驱动配置设置
P0_R10_D[2:0]：GPIO1_DRV[2:0] GPIO1 的输出驱动配置设置
000 GPIO1 引脚设置为高阻抗（悬空）
001 GPIO1 引脚设置为驱动为低电平有效或高电平有效
010（默认值） GPIO1 引脚设置为驱动为低电平有效或弱高电平（片上上拉）
011 GPIO1 引脚设置为驱动为低电平有效或高阻态（悬空）
100 GPIO1 引脚设置为驱动为弱低电平（片上下拉）或高电平有效
101 GPIO1 引脚设置为驱动为高阻态（悬空）或高电平有效
110 和 111 保留（不使用这些设置）

当配置为通用输出 (GPO) 时，可以通过写入 GPO_GPI_VAL (P0_R14) 寄存器来驱动 GPIO1 引脚的值。当配置为通用输入 (GPI) 时，可以使用 GPIO_MON 位 (P0_R14_D[3:1]) 读回 GPIO1 引脚的状态。