ZHCSXO5B December 2006 – December 2024 OPA4830
PRODUCTION DATA
对于运算放大器来说，要求最苛刻但很常见的负载条件之一是容性负载。通常情况下，容性负载是 ADC 的输入（包括可推荐用于改善 ADC 线性度的附加外部电容）。当电容负载直接置于输出引脚上时，OPA4830 等高速高开环增益放大器的稳定性和闭环响应峰值极易降低。当主要考虑因素为频率响应平坦度、脉冲响应保真度及/或失真度时，最简单有效的方法是在放大器输出端与电容负载之间插入串联隔离电阻器来隔离电容负载与反馈环路。
典型特性 显示了建议的 RS 与电容负载间的关系以及在负载下产生的频率响应。大于 2pF 的寄生容性负载会开始降低 OPA4830 的性能。较长的 PCB 布线、不匹配的电缆以及连接到多个器件都会很容易导致超出该值。务必仔细考虑这种影响，并将建议的串联电阻器放置在尽可能靠近输出引脚的位置（请参阅电路板布局布线 部分）。
设置该 RS 电阻器的标准是在负载下实现最大带宽和平坦的频率响应。对于 +2 增益，在没有容性负载的情况下，输出引脚上的频率响应已经略微达到峰值，从而需要相对较高的 RS 值来使负载下的响应变得平坦。增大噪声增益也会降低峰值（请参阅图 8-7）。