ZHCSSC7A february   2023  – june 2023 MSPM0G3105 , MSPM0G3106 , MSPM0G3107

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
    3. 6.3 信号说明
    4. 6.4 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 停止/待机模式
      3. 7.5.3 关断模式
    6. 7.6  电源时序
      1. 7.6.1 POR 和 BOR
      2. 7.6.2 电源斜坡
    7. 7.7  闪存特性
    8. 7.8  时序特性
    9. 7.9  时钟规格
      1. 7.9.1 系统振荡器 (SYSOSC)
      2. 7.9.2 低频振荡器 (LFOSC)
      3. 7.9.3 系统锁相环 (SYSPLL)
      4. 7.9.4 低频晶体/时钟
      5. 7.9.5 高频晶体/时钟
    10. 7.10 数字 IO
      1. 7.10.1 电气特性
      2. 7.10.2 开关特性
    11. 7.11 模拟多路复用器 VBOOST
    12. 7.12 ADC
      1. 7.12.1 电气特性
      2. 7.12.2 开关特性
      3. 7.12.3 线性参数
      4. 7.12.4 典型连接图
    13. 7.13 温度传感器
    14. 7.14 VREF
      1. 7.14.1 电压特性
      2. 7.14.2 电气特性
    15. 7.15 GPAMP
      1. 7.15.1 电气特性
      2. 7.15.2 开关特性
    16. 7.16 I2C
      1. 7.16.1 I2C 时序图
      2. 7.16.2 I2C 特性
      3. 7.16.3 I2C 滤波器
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI 时序图
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 TRNG
      1. 7.20.1 TRNG 电气特性
      2. 7.20.2 TRNG 开关特性
    21. 7.21 仿真和调试
      1. 7.21.1 SWD 时序
  9. 8 详细说明
    1. 8.1  CPU
    2. 8.2  操作模式
      1. 8.2.1 不同工作模式下的功能 (MSPM0G310x)
    3. 8.3  电源管理单元 (PMU)
    4. 8.4  时钟模块 (CKM)
    5. 8.5  DMA
    6. 8.6  事件
    7. 8.7  存储器
      1. 8.7.1 内存组织
      2. 8.7.2 外设文件映射
      3. 8.7.3 外设中断向量
    8. 8.8  闪存存储器
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度传感器
    14. 8.14 VREF
    15. 8.15 GPAMP
    16. 8.16 TRNG
    17. 8.17 AES
    18. 8.18 CRC
    19. 8.19 UART
    20. 8.20 I2C
    21. 8.21 SPI
    22. 8.22 CAN-FD
    23. 8.23 WWDT
    24. 8.24 RTC
    25. 8.25 计时器 (TIMx)
    26. 8.26 器件模拟连接
    27. 8.27 输入/输出图
    28. 8.28 串行线调试接口
    29. 8.29 引导加载程序 (BSL)
    30. 8.30 器件出厂常量
    31. 8.31 识别
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11机械、封装和可订购信息
  13. 12修订历史记录

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）
最小值 标称值 最大值 单位
VDD 电源电压 1.62 3.6 V
VCORE VCORE 引脚上的电压(2) 1.35 V
CVDD VDD 和 VSS 之间连接的电容器 (1) 10 uF
CVCORE VCORE 和 VSS 之间连接的电容器 (1) (2) 470 nF
TA 环境温度，T 版本 -40 105 ℃
环境温度，S 版本 -40 125
TJ 最大结温，T 版本 125 °C
TJ 最大结温，S 版本 130 °C
fMCLK（PD1 总线时钟） 具有 2 个闪存等待状态的 MCLK、CPUCLK 频率 (3) 80 MHz
具有 1 个闪存等待状态的 MCLK、CPUCLK 频率 (3) 48
具有 0 个闪存等待状态的 MCLK、CPUCLK 频率 (3) 24
fULPCLK（PD0 总线时钟） ULPCLK 频率 40 MHz
(1) 分别在 VDD/VSS 和 VCORE/VSS 之间连接 CVDD 和 CVCORE 并尽可能靠近器件引脚。CVDD 和 CVCORE 需要一个至少具有该额定值和 ±20% 或更高容差的低 ESR 电容器。
(2) VCORE 引脚只能连接到 CVCORE。请勿向 VCORE 引脚提供任何电压或施加任何外部负载。
(3) 等待状态由系统控制器 (SYSCTL) 自动管理，无需由应用软件进行配置，除非 MCLK 来自高速时钟源（HFCLK 或 SYSPLL 提供的 HSCLK）。