ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
为了支持 IEEE 1588 外设时钟和其他时钟控制应用,DPLL 支持 DCO 模式以实现小于 0.001ppb/阶跃的精确输出时钟频率调整。当 DPLL 锁定时,可以启用 DCO 模式 (DPLL_FDEV_EN = 1)。
可以通过一个 38 位频率偏差字寄存器(DPLL_FDEV 位)对 DCO 频率步长进行编程。DPLL_FDEV 值是在 DPLL 分数反馈分频器的当前分子值上加上或减去的偏移,用于确定 VCO 输出端的 DCO 频率偏移。
可以通过软件控制或 I2C 模式中的引脚控制来控制 DCO 频率递增 (FINC) 或频率递减 (FDEC) 更新。始终可以通过 I2C 或 SPI 实现通过软件控制进行的 DCO 更新,方法是写入 DPLL_FDEV_REG_UPDATE 寄存器位。写入 0 将使 DCO 频率按编程的步长递增,而写入 1 将使 DCO 频率按步长递减。SPI 可以实现比 I2C 更快的 DCO 更新速率,因为 SPI 的寄存器传输速度更快。
在 I2C 模式下启用引脚控制模式 (GPIO_FDEV_EN = 1) 时,GPIO2/SDO/FINC 引脚充当 FINC 输入,STATUS1/FDEC 引脚充当 FDEC 输入(禁用 STATUS1 输出)。FINC 引脚或 FDEC 引脚上的正脉冲会将相应的 DCO 更新应用于 DPLL。应用到 FINC 或 FDEC 引脚的最小正脉冲宽度必须大于 100ns 才能由内部采样时钟捕获到。使用引脚控制时,DCO 更新速率必须限制在 1MHz 以下。
当禁用 DCO 控制 (DPLL_FDEV_EN = 0) 时,清除 DCO 频率偏移,且 VCO 输出频率将由 DPLL 分数反馈分频器的原始分子值确定。