ZHCSV24 March 2024 LMK05318B-Q1
PRODUCTION DATA
如果 VDD 内核电源以非单调方式斜升,或在 0V 至 3.135V 的缓慢斜坡时间内持续超过 100ms,TI 建议延迟 VCO 校准,直至所有内核电源均斜升至 3.135V 以上。为了实现此方法,可以使用从双电源轨上电中描述的方法之一来延迟 PDN 从低电平到高电平的转换。
如果任何内核电源在 PDN 从低电平到高电平转换前不能斜升到 3.135V 以上,那么在所有内核电源斜升后,可以发出器件软复位来手动触发 VCO 校准和 PLL 启动序列。