ZHCSXG2P September   2006  – August 2024 DS90UR124-Q1 , DS90UR241-Q1

PRODUCTION DATA  

  1.   1
  2. 1特性
  3. 2应用
  4. 3说明
  5. 4引脚配置和功能
  6. 5规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 TCLK 的串行器输入时序要求
    7. 5.7 串行器开关特性
    8. 5.8 解串器开关特性
    9. 5.9 典型特性
  7. 6详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  初始化和锁定机制
      2. 6.3.2  数据传输
      3. 6.3.3  重新同步
      4. 6.3.4  断电
      5. 6.3.5  三态
      6. 6.3.6  预加重
      7. 6.3.7  交流耦合和终端
        1. 6.3.7.1 接收器终端选项 1
        2. 6.3.7.2 接收器终端选项 2
        3. 6.3.7.3 接收器终端选项 3
      8. 6.3.8  信号质量增强器
      9. 6.3.9  @SPEED-BIST 测试功能
      10. 6.3.10 DS90C241 和 DS90C124 的向后兼容模式
    4. 6.4 器件功能模式
  8.   应用和实施
    1. 7.1 应用信息
      1. 7.1.1 使用 DS90UR241 和 DS90UR124
      2. 7.1.2 显示应用
      3. 7.1.3 典型应用连接
    2. 7.2 典型应用
      1. 7.2.1 DS90UR241-Q1 典型应用连接
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 电源注意事项
          2. 7.2.1.2.2 噪声容限
          3. 7.2.1.2.3 传输介质
          4. 7.2.1.2.4 46
          5. 7.2.1.2.5 热链路插入
        3. 7.2.1.3 应用曲线
      2. 7.2.2 DS90UR124 典型应用连接
        1. 7.2.2.1 设计要求
        2. 7.2.2.2 详细设计过程
        3. 7.2.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 PCB 布局和电源系统注意事项
        2. 7.4.1.2 LVDS 互连指南
      2. 7.4.2 布局示例
  9. 7器件和文档支持
    1. 7.1 器件支持
    2. 7.2 文档支持
      1. 7.2.1 相关文档
    3. 7.3 接收文档更新通知
    4. 7.4 支持资源
    5. 7.5 商标
    6. 7.6 静电放电警告
    7. 7.7 术语表
  10. 8修订历史记录
  11.   机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.5 电气特性

在建议的工作电压和温度范围内测得（除非另外说明）
参数测试条件PIN/FREQ。最小值典型值最大值单位
LVCMOS 直流规格
VIH高电平输入电压Tx：DIN[0:23]、TCLK、TPWDNB、DEN、TRFB、RAOFF、VODSEL、RES0。
Rx：RPWDNB、RRFB、REN、PTOSEL、BISTEN、BISTM、SLEW、RES0。		2VDDV
VIL低电平输入电压GND0.8V
VCL输入钳位电压ICL = −18mA-0.8-1.5V
IIN输入电流VIN = 0V 至 3.6VTx：DIN[0:23]、TCLK、TPWDNB、DEN、TRFB、RAOFF、RES0。
Rx：RRFB、REN、PTOSEL、BISTEN、BISTM、SLEW、RES0。		-10±210µA
Rx： RPWDNB-20±520
VOH高电平输出电压IOH = −2mA，SLEW = L
IOH = −4mA，SLEW = H		Rx：ROUT[0:23]、RCLK、LOCK、PASS。2.33VDDV
VOL低电平输出电压IOL = 2mA，SLEW = L
IOL = 4mA，SLEW = H		GND0.330.5V
IOS输出短路电流VOUT = 0V-40-70-110mA
IOZ三态输出电流RPWDNB，REN = 0V，
VOUT = 0V 或 VDD		Rx：ROUT[0:23]、RCLK、LOCK、PASS。-30±0.430µA
LVDS 直流规范
VTH差分阈值高电压VCM = 1.8VRx：RIN+、RIN−50mV
VTL差分阈值低电压-50mV
IIN输入电流VIN = 2.4V，VDD = 3.6V±100±250µA
VIN = 0V，VDD = 3.6V±100±250
VOD输出差分电压 (DOUT+)–(DOUT−)RL = 100Ω，无预加重 图 5-10VODSEL = LTx：DOUT+、DOUT−380500630mV
VODSEL = H5009001100
ΔVOD输出差分电压不平衡RL = 100Ω，
无预加重		VODSEL = L150mV
VODSEL = H
VOS失调电压RL = 100Ω，
无预加重		VODSEL = L11.251.50V
VODSEL = H
ΔVOS失调电压不平衡RL = 100Ω，
无预加重		VODSEL = L350mV
VODSEL = H
IOS输出短路电流DOUT = 0V，DIN = H，
TPWDNB = 2.4V		VODSEL = L-2-5-8mA
VODSEL = H-4.5-7.9-14
IOZ三态输出电流TPWDNB = 0V，
DOUT = 0V 或 VDD		-15±115µA
TPWDNB = 2.4V，DEN = 0V
DOUT = 0V 或 VDD		-15±115
TPWDNB = 2.4V，DEN = 2.4V，
DOUT = 0V 或 VDD
无锁定（无 TCLK）		-15±115
SER/DES 电源电流（DVDD*、PVDD* 和 AVDD* 引脚） *数字、PLL 和模拟 VDDS
IDDT串行器
总电源电流
（包括负载电流）		RL = 100Ω，PRE = OFF，
RAOFF = H，VODSEL = L		F = 43MHz，
棋盘模式 图 5-1		6085mA
RL = 100Ω，PRE = 12kΩ，
RAOFF = H，VODSEL = L		6590
RL = 100Ω，PRE = OFF，
RAOFF = H，VODSEL = H		f = 43MHz，
随机模式		6690
IDDTZ串行器
电源电流断电		TPWDNB = 0V
（所有其他 LVCMOS 输入 = 0V）		45µA
IDDR解串器
总电源电流
（包括负载电流）		CL = 4pF，
SLEW = H		f = 43MHz，
棋盘模式
LVCMOS 输出 图 5-2		85105mA
CL = 4pF，

SLEW = H		f = 43MHz，
随机模式
LVCMOS 输出		80100
IDDRZ解串器
电源电流断电		RPWDNB = 0V
（所有其他 LVCMOS 输入 = 0V，
RIN+/RIN- = 0V）		50µA