ZHCSXG2P September   2006  – August 2024 DS90UR124-Q1 , DS90UR241-Q1

PRODUCTION DATA  

  1.   1
  2. 1特性
  3. 2应用
  4. 3说明
  5. 4引脚配置和功能
  6. 5规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 TCLK 的串行器输入时序要求
    7. 5.7 串行器开关特性
    8. 5.8 解串器开关特性
    9. 5.9 典型特性
  7. 6详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  初始化和锁定机制
      2. 6.3.2  数据传输
      3. 6.3.3  重新同步
      4. 6.3.4  断电
      5. 6.3.5  三态
      6. 6.3.6  预加重
      7. 6.3.7  交流耦合和终端
        1. 6.3.7.1 接收器终端选项 1
        2. 6.3.7.2 接收器终端选项 2
        3. 6.3.7.3 接收器终端选项 3
      8. 6.3.8  信号质量增强器
      9. 6.3.9  @SPEED-BIST 测试功能
      10. 6.3.10 DS90C241 和 DS90C124 的向后兼容模式
    4. 6.4 器件功能模式
  8.   应用和实施
    1. 7.1 应用信息
      1. 7.1.1 使用 DS90UR241 和 DS90UR124
      2. 7.1.2 显示应用
      3. 7.1.3 典型应用连接
    2. 7.2 典型应用
      1. 7.2.1 DS90UR241-Q1 典型应用连接
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 电源注意事项
          2. 7.2.1.2.2 噪声容限
          3. 7.2.1.2.3 传输介质
          4. 7.2.1.2.4 46
          5. 7.2.1.2.5 热链路插入
        3. 7.2.1.3 应用曲线
      2. 7.2.2 DS90UR124 典型应用连接
        1. 7.2.2.1 设计要求
        2. 7.2.2.2 详细设计过程
        3. 7.2.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 PCB 布局和电源系统注意事项
        2. 7.4.1.2 LVDS 互连指南
      2. 7.4.2 布局示例
  9. 7器件和文档支持
    1. 7.1 器件支持
    2. 7.2 文档支持
      1. 7.2.1 相关文档
    3. 7.3 接收文档更新通知
    4. 7.4 支持资源
    5. 7.5 商标
    6. 7.6 静电放电警告
    7. 7.7 术语表
  10. 8修订历史记录
  11.   机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1.3 典型应用连接

图 7-1 展示了 DS90UR241 串行器 (SER) 的典型应用。LVDS 输出使用 100Ω 终端和 100nF 耦合电容器连接到线路。旁路电容器放置在电源引脚附近。局部旁路必须至少使用三个 0.1uF 电容器。系统 GPO（通用输出）控制 TPWDNB 引脚。在该应用中，TRFB 引脚连接至高电平，以便在 TCLK 的上升沿锁存数据。DEN 信号未使用，也连接至高电平。该应用与配套的解串器 (DS90UR124) 配合使用，因此 RAOFF 引脚连接至低电平，以扰乱数据并提高链路信号质量。在该应用中，链路很典型，因此 VODSEL 引脚连接至低电平以实现标准的 LVDS 摆幅。预加重输入使用一个接地电阻器来设置应用所需的预加重量。

图 7-5 展示了 DS90UR124 解串器 (DES) 的典型应用。LVDS 输入使用 100Ω 终端和 100nF 耦合电容器连接到线路。旁路电容器放置在电源引脚附近。局部旁路必须至少使用四个 0.1uF 电容器。系统 GPO（通用输出）控制 RPWDNB 引脚。在该应用中，RRFB 引脚连接至高电平，以便在 RCLK 的上升沿选通数据。REN 信号未使用，也连接至高电平。该应用与配套的串行器 (DS90UR241) 配合使用，因此 RAOFF 引脚连接至低电平，以解扰数据。输出 (LVCMOS) 信号质量由 SLEW 引脚设置，而 PTOSEL 引脚可通过在输出组之间引入少量延迟来减少同步输出开关。