返回页首

产品详细信息

参数

Function Deserializer Color depth (bpp) 18 Pixel clock min (MHz) 5 Pixel clock (Max) (MHz) 43 Input compatibility FPD-Link II LVDS Output compatibility LVCMOS Features Capable to Drive up to 10 meters STP Cable, Hot Plug Support Signal conditioning VOD Select, Pre-Emphasis, DC Balance EMI reduction Adjustable Progressive Turn On (PTO), Slew Rate Control Diagnostics BIST Throughput (Mbps) 1032 Rating Automotive Operating temperature range (C) -40 to 105 open-in-new 查找其它 显示 SerDes

封装|引脚|尺寸

TQFP (PAG) 64 144 mm² 12 x 12 open-in-new 查找其它 显示 SerDes

特性

  • Supports Displays With 18-Bit Color Depth
  • 5-MHz to 43-MHz Pixel Clock
  • Automotive-Grade Product AEC-Q100 Grade 2
    Qualified
  • 24:1 Interface Compression
  • Embedded Clock With DC Balancing Supports
    AC-Coupled Data Transmission
  • Capable to Drive up to 10 Meters Shielded
    Twisted-Pair Cable
  • No Reference Clock Required (Deserializer)
  • Meets ISO 10605 ESD – Greater than 8 kV HBM
    ESD Structure
  • Hot Plug Support
  • EMI Reduction – Serializer Accepts Spread
    Spectrum Input; Data Randomization and
    Shuffling on Serial Link; Deserializer Provides
    Adjustable PTO (Progressive Turnon) LVCMOS
    Outputs
  • @Speed BIST (Built-In Self-Test) to Validate
    LVDS Transmission Path
  • Individual Power-Down Controls for Both
    Transmitter and Receiver
  • Power Supply Range 3.3 V ±10%
  • 48-Pin TQFP Package for Transmitter and 64-Pin
    TQFP Package for Receiver
  • Temperature Range: –40°C to 105°C
  • Backward-Compatible Mode With
    DS90C241/DS90C124
open-in-new 查找其它 显示 SerDes

描述

The DS90URxxx-Q1 chipset translates a 24-bit parallel bus into a fully transparent data/control FPD-Link II LVDS serial stream with embedded clock information. This chipset is ideally suited for driving graphical data to displays requiring 18-bit color depth: RGB666 + HS, VS, DE + three additional general-purpose data channels. This single serial stream simplifies transferring a 24-bit bus over PCB traces and cable by eliminating the skew problems between parallel data and clock paths. The device saves system cost by narrowing data paths that in turn reduce PCB layers, cable width, and connector size and pins.

The DS90URxxx-Q1 incorporates FPD-Link II LVDS signaling on the high-speed I/O. FPD-Link II LVDS provides a low-power and low-noise environment for reliably transferring data over a serial transmission path. By optimizing the Serializer output edge rate for the operating frequency range, EMI is further reduced.

In addition, the device features pre-emphasis to boost signals over longer distances using lossy cables. Internal DC-balanced encoding and decoding is used to support AC-coupled interconnects. Using TI’s proprietary random lock, the parallel data of the Serializer are randomized to the Deserializer without the need of REFCLK.

open-in-new 查找其它 显示 SerDes
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 13
类型 标题 下载最新的英文版本 发布
* 数据表 DS90URxxx-Q1 5-MHz to 43-MHz DC-Balanced 24-Bit FPD-Link II Serializer and Deserializer Chipset 数据表 2015年 4月 29日
应用手册 DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES 2013年 4月 29日
应用手册 LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces 2013年 4月 29日
应用手册 AN-1807 FPD-Link II Display SerDes Overview 2013年 4月 26日
应用手册 AN-2068 DS90UR241/124 Spread Spectrum Tolerance Support 2013年 4月 26日
应用手册 Extending the Reach of a FPD-Link II Interface with Cable Drivers and Equalizers 2013年 4月 26日
用户指南 High Efficiency Portable Media Player (PMP) Dock Station User Guide 2012年 1月 27日
用户指南 DS90C241/DS90C124 FPD-Link II Embedded Clock LVDS SerDes EVK User's Guide 2012年 1月 26日
用户指南 FPD- Link LVDS to FPD-Link II Embedded Clock LVDS Converter Eval Bd User Guide 2012年 1月 26日
应用手册 Application Note 1807 FPD-Link II Display SerDes Overview (cn) 2009年 11月 4日
应用手册 App Note 1909 DS15BA101 & DS15EA101 Enable Long Reach Apps for Embed Clk SERDES 2009年 3月 2日
应用手册 LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces (cn) 下载最新的英文版本 (Rev.A) 2008年 9月 4日
应用手册 App Note 1826 Extending Reach of a FPD-Link II Intrfce w/Cable Drvrs & Equalzr 下载最新的英文版本 (Rev.A) 2008年 3月 24日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
$249.00
说明

The SERDESUR-43 is an evaluation kit designed to demonstrate performance and capabilities of the DS90UR124 and DS90UR241 FPD-Link II Serializer/Deserializer Chipset.

The DS90UR241 Serializer board accepts LVCMOS input signals and provides single serialized FPD-LInk II LVDS data pair as an output. The (...)

设计工具和仿真

仿真工具 下载
document-generic 用户指南 document-generic 下载英文版本 (Rev.A)
CAD/CAE 符号 下载
SNLC003.ZIP (125 KB)

参考设计

参考设计 下载
用于汽车 TFT LCD 显示屏的带 DVP 接口的 WVGA 数字视频串行器/解串器
TIDA-00137 TIDA-00137 参考设计是一种高速串行视频接口,通过此接口,可将采用 DVP (LVCMOS) 接口的远程汽车 WVGA TFT LCD 显示屏连接到视频处理系统。此设计使用 TI 的 FPD-Link II SerDes 技术,通过屏蔽双绞线传输未压缩的视频数据。应用示例包括后座娱乐系统、汽车仪表组和主机显示器。此设计通过整合 DS90UR241-Q1DS90UR124-Q1 板来形成该解决方案。
document-generic 原理图 document-generic 用户指南
参考设计 下载
用于汽车 TFT LCD 显示屏的带 OpenLDI 接口的 WVGA 数字视频串行器/解串器参考设计
TIDA-00136 TIDA-00136 参考设计是一种高速串行视频接口,通过此接口,可将采用 OpenLDI (LVDS) 接口的远程汽车 WVGA TFT LCD 显示屏连接到视频处理系统。此设计使用 TI 的 FPD-Link II SerDes 技术,通过屏蔽双绞线或同轴电缆传输未压缩的视频数据。应用示例包括后座娱乐系统、汽车仪表组和主机显示器。此设计通过整合 DS99R421Q1-EVK 和 DS90UR124-Q1 板来形成该解决方案。
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
TQFP (PAG) 64 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持