ZHCSQE7 august 2023 DRV8213
PRODUCTION DATA
DRV8213 输出包含四个用于驱动高电流的 N 沟道 MOSFET,通过表 8-2 所列两个 PWM 输入 IN1 和 IN2 进行控制。
IN1 | IN2 | OUT1 | OUT2 | 说明 |
---|---|---|---|---|
0 | 0 | 高阻态 | 高阻态 | 滑行;H 桥禁用至高阻态(经过 tAUTOSLEEP 之后进入睡眠模式) |
0 | 1 | L | H | 反向(电流 OUT2 → OUT1) |
1 | 0 | H | L | 正向(电流 OUT1 → OUT2) |
1 | 1 | L | L | 制动;低侧慢速衰减 |
输入可设置为静态电压以实现 100% 占空比驱动,也可设置为脉宽调制 (PWM) 以实现可变电机转速。使用 PWM 时,驱动和制动之间通常能很好地切换。例如,要以最大 RPM 的 50% 正向驱动电机,在驱动周期内,IN1 = 1 且 IN2 = 0;而在其他时间内,IN1 = 1 且 IN2 = 1。此外,还提供能实现快速电流衰减 的滑行模式(IN1 = 0,IN2 = 0)。图 8-3 显示了电机电流流过 H 桥的示意图。可以在应用 VM 或 VCC 之前为输入引脚供电。
当输出从驱动高电平变为驱动低电平,或从驱动低电平变为驱动高电平时,会自动插入死区时间以防止击穿。tDEAD 时间是输出为高阻时的中间时间。如果在 tDEAD 期间测量输出引脚,则电压取决于电流方向。如果电流离开管脚,则电压为低于地电平的二极管压降。如果电流进入引脚,则电压为高于 VM 的二极管压降。该二极管是高侧或低侧 FET 的体二极管。
传播延迟时间 (tPD) 是输入边沿与输出变化之间的时间。该时间考虑了输入抗尖峰脉冲时间和其他内部逻辑传播延迟。输入抗尖峰脉冲时间可防止输入引脚上的噪声影响输出状态。附加的输出压摆延迟时序考虑了 FET 导通或关断时间(tRISE 和 tFALL)。