ZHCSQE7 august   2023 DRV8213

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 器件比较
  7. 6 引脚配置和功能
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 时序图
    7. 7.7 典型工作特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能模块图
    3. 8.3 外部元件
    4. 8.4 特性说明
      1. 8.4.1 电桥控制
      2. 8.4.2 电流检测和调节 (IPROPI)
        1. 8.4.2.1 电流检测和电流镜增益选择
        2. 8.4.2.2 电流调节
      3. 8.4.3 硬件失速检测
      4. 8.4.4 保护电路
        1. 8.4.4.1 过流保护 (OCP)
        2. 8.4.4.2 热关断 (TSD)
        3. 8.4.4.3 VM 欠压锁定 (UVLO)
    5. 8.5 器件功能模式
      1. 8.5.1 运行模式
      2. 8.5.2 低功耗睡眠模式
      3. 8.5.3 故障模式
    6. 8.6 引脚图
      1. 8.6.1 逻辑电平输入
      2. 8.6.2 三电平输入
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 有刷直流电机
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 电机电压
          2. 9.2.1.2.2 电机电流
        3. 9.2.1.3 失速检测
          1. 9.2.1.3.1 详细设计过程
            1. 9.2.1.3.1.1 硬件失速检测应用说明
              1. 9.2.1.3.1.1.1 硬件失速检测时序
              2. 9.2.1.3.1.1.2 硬件失速阈值选择
            2. 9.2.1.3.1.2 软件失速检测应用说明
              1. 9.2.1.3.1.2.1 软件失速检测时序
              2. 9.2.1.3.1.2.2 软件失速阈值选择
        4. 9.2.1.4 应用曲线
        5. 9.2.1.5 热性能
          1. 9.2.1.5.1 稳态热性能
          2. 9.2.1.5.2 瞬态热性能
  11. 10电源相关建议
    1. 10.1 大容量电容
  12. 11布局
    1. 11.1 布局指南
  13. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 社区资源
    4. 12.4 商标
  14. 13机械、封装和可订购信息
    1. 13.1 卷带封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.4.1 电桥控制

DRV8213 输出包含四个用于驱动高电流的 N 沟道 MOSFET，通过表 8-2 所列两个 PWM 输入 IN1 和 IN2 进行控制。

表 8-2 H 桥控制
IN1IN2OUT1OUT2说明
00高阻态高阻态滑行；H 桥禁用至高阻态（经过 tAUTOSLEEP 之后进入睡眠模式）
01LH反向（电流 OUT2 → OUT1）
10HL正向（电流 OUT1 → OUT2）
11LL制动；低侧慢速衰减

输入可设置为静态电压以实现 100% 占空比驱动，也可设置为脉宽调制 (PWM) 以实现可变电机转速。使用 PWM 时，驱动和制动之间通常能很好地切换。例如，要以最大 RPM 的 50% 正向驱动电机，在驱动周期内，IN1 = 1 且 IN2 = 0；而在其他时间内，IN1 = 1 且 IN2 = 1。此外，还提供能实现快速电流衰减 的滑行模式（IN1 = 0，IN2 = 0）。图 8-3 显示了电机电流流过 H 桥的示意图。可以在应用 VM 或 VCC 之前为输入引脚供电。

GUID-3328670C-EFDE-4E8D-A2B0-1A796745B24E-low.svg图 8-3 H 桥电流路径

当输出从驱动高电平变为驱动低电平，或从驱动低电平变为驱动高电平时，会自动插入死区时间以防止击穿。tDEAD 时间是输出为高阻时的中间时间。如果在 tDEAD 期间测量输出引脚，则电压取决于电流方向。如果电流离开管脚，则电压为低于地电平的二极管压降。如果电流进入引脚，则电压为高于 VM 的二极管压降。该二极管是高侧或低侧 FET 的体二极管。

传播延迟时间 (tPD) 是输入边沿与输出变化之间的时间。该时间考虑了输入抗尖峰脉冲时间和其他内部逻辑传播延迟。输入抗尖峰脉冲时间可防止输入引脚上的噪声影响输出状态。附加的输出压摆延迟时序考虑了 FET 导通或关断时间（tRISE 和 tFALL）。