ZHCSQE7 august 2023 DRV8213
PRODUCTION DATA
每当电源电压降至低于 UVLO 下降阈值电压 VUVLO 时,器件中的所有电路都会被禁用,输出 FETS 被禁用,所有内部逻辑被复位,nFAULT 被拉低。如果由双电源供电(仅限 RTE 封装),当 VCC 引脚电压降至 VUVLO_VCC 下降阈值以下时,UVLO 触发。此时,VM 电源电压可以一直下降到 0V。如果采用单电源供电(仅限 DSG 封装),当 VM 引脚电压降至 VUVLO_VM 下降阈值以下时,UVLO 触发。当电源电压升至高于 VUVLO上升阈值时,将恢复正常运行,如图 8-12 所示。表 8-7 总结了器件进入 UVLO 时的条件。
封装型号 | VVM | VVCC | 器件响应 | IPROPI |
---|---|---|---|---|
RTE | 0V 至 VVM_MAX | <1.65V | UVLO | 不可用 |
0V 至 VVM_MAX | >1.65V | 正常运行 | 适用于 VVM > 1.65V 的情况 | |
DSG | <1.65V | 不适用 | UVLO | 不可用 |
1.65V 至 VVM_MAX | 不适用 | 正常运行 | 可用 |