ZHCSS92B September   2024  – August 2025 DLPC8445 , DLPC8455

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     6
    2. 4.1  初始化、板级测试和调试
    3. 4.2  V-by-One 接口输入数据和控制
    4. 4.3  FPD Link 端口输入数据和控制（DLPC8445、DLPC8445V 和 DLPC8455 不支持）
    5. 4.4  DSI 输入数据和时钟（DLPC8445、DLPC8445V 和 DLPC8455 不支持）
    6. 4.5  DMD SubLVDS 接口
    7. 4.6  DMD 复位和低速接口
    8. 4.7  闪存接口
    9. 4.8  外设接口
    10. 4.9  GPIO 外设接口
    11. 4.10 时钟和 PLL 支持
    12. 4.11 电源和接地
    13. 4.12 I/O 类型下标定义
    14. 4.13 内部上拉和下拉电阻器特性
  6. 5 规格
    1. 5.1  绝对最大额定值
    2.     22
    3. 5.2  ESD 等级
    4. 5.3  建议运行条件
    5. 5.4  热性能信息
    6. 5.5  电源电气特性
    7. 5.6  引脚电气特性
    8. 5.7  DMD SubLVDS 接口电气特性
    9.     29
    10. 5.8  DMD 低速接口电气特性
    11.     31
    12. 5.9  V-by-One 接口电气特性
    13. 5.10 USB 电气特性
    14.     34
    15. 5.11 系统振荡器时序要求
    16.     36
    17. 5.12 电源和复位时序要求
    18.     38
    19. 5.13 V-by-One 接口一般时序要求
    20.     40
    21. 5.14 闪存接口时序要求
    22.     42
    23. 5.15 源帧时序要求
    24.     44
    25. 5.16 同步串行端口接口时序要求
    26.     46
    27. 5.17 I2C 接口时序要求
    28. 5.18 可编程输出时钟时序要求
    29. 5.19 JTAG 边界扫描接口时序要求（仅限调试）
    30.     50
    31. 5.20 DMD 低速接口时序要求
    32.     52
    33. 5.21 DMD SubLVDS 接口时序要求
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输入源
      2. 6.3.2 V-by-One 接口
      3. 6.3.3 DMD (SubLVDS) 接口
      4. 6.3.4 串行闪存接口
      5. 6.3.5 GPIO 支持的功能
        1.       63
        2.       64
      6. 6.3.6 调试支持
  8. 7 电源相关建议
    1. 7.1 系统上电和断电序列
    2. 7.2 DMD 快速停止控制 (PARKZ)
    3. 7.3 电源管理
    4. 7.4 热插拔用法
    5. 7.5 未使用的输入源接口的电源
    6. 7.6 电源
      1. 7.6.1 DLPA3085 或 DLPA3082 电源
  9. 8 布局
    1. 8.1 布局指南
      1. 8.1.1 DLPC8445、DLPC8445V 或 DLPC8455 基准时钟布局指南
        1. 8.1.1.1 建议的晶体振荡器配置
      2. 8.1.2 V-by-One 接口布局注意事项
      3. 8.1.3 DMD 最大引脚对引脚 PCB 互连蚀刻长度
      4. 8.1.4 电源布局指南
    2. 8.2 散热注意事项
  10. 9 器件和文档支持
    1. 9.1 第三方产品免责声明
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 器件命名规则
      1. 9.5.1 器件标识
    6. 9.6 商标
    7. 9.7 静电放电警告
    8. 9.8 术语表
      1. 9.8.1 视频时序参数定义
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1.2 V-by-One 接口布局注意事项

DLPC8445、DLPC8445V 和 DLPC8455 V-by-One SERDES 差分接口波形的质量和时序取决于互连系统的总长度、布线间距、特性阻抗、蚀刻损耗以及接口两侧长度的匹配程度。因此，确保正时序裕度需要注意许多因素。

DLPC8445、DLPC8445V 和 DLPC8455 I/O 时序参数、V-by-One 发送器时序参数以及这些特定时序要求可在相应的发送器数据表中找到。可通过受控的 PCB 布线对 PCB 布线不匹配问题进行预算并予以解决。V-by-One 接口 PBC 相关要求 中提供了针对 V-by-One 的 PCB 相关要求，可作为客户的切入点。

表 8-4 V-by-One 接口 PBC 相关要求
参数(1)最小值典型值最大值单位
通道内串扰
（VX1_DATAx_P 和 VX1_DATAx_N 之间）		< 1.5mVpp
通道间串扰
（数据通道对之间）		< 1.5mVpp
数据通道与其他信号之间的串扰< 1.5mVpp
通道内偏斜< 40ps
通道间偏斜< 800ps
差分阻抗90100110Ω
(1) 如果使用最小布线宽度和间距来避开控制器焊球区域，在避开后，如果可行，最好加宽这些宽度和间距，以达到 100Ω 目标阻抗（例如，用于减少传输线损耗）。

其他 V-by-One 布局准则：

  • 在 PBC 的顶层布线差分信号对，以尽可能减少过孔数量。将必要过孔的数量限制为两个。
  • 使用微带线配置在单个接地或电源平面上布线差分信号对。还建议使用接地防护布线。
  • 请勿将差分信号对布线到电源或接地平面缝隙上。
  • 更大限度地减少每个对以及每个对之间的布线长度不匹配，以满足偏斜要求。
  • 确保与差分信号对相关的弯曲角度在 135° 和 225° 之间（请参阅图 8-3）。

DLPC8445 DLPC8445V DLPC8455 V-By-One 布线示例图 8-3 V-By-One 布线示例