ZHCSV46J July   2007  – June 2025 CDCE925 , CDCEL925

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 EEPROM 规格
    7. 5.7 时序要求：CLK_IN
    8. 5.8 时序要求：SDA/SCL
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制终端设置
      2. 7.3.2 默认器件设置
      3. 7.3.3 SDA/SCL 串行接口
      4. 7.3.4 数据协议
    4. 7.4 器件功能模式
      1. 7.4.1 SDA/SCL 硬件接口
    5. 7.5 编程
  9. 8 寄存器映射
    1. 8.1 SDA/SCL 配置寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 展频时钟 (SSC)
        2. 9.2.2.2 PLL 频率规划
        3. 9.2.2.3 晶体振荡器启动
        4. 9.2.2.4 通过晶体振荡器上拉下拉进行频率调节
        5. 9.2.2.5 未使用的输入和输出
        6. 9.2.2.6 在 XO 和 VCXO 模式之间切换
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
      2. 10.1.2 开发支持
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.3 电源相关建议

使用外部基准时钟时，必须在 VDD 斜升之前驱动 XIN/CLK，以避免输出不稳定的风险。如果在 VDD 之前施加 VDDOUT，TI 建议保持将 VDD 拉至 GND，直到 VDDOUT 斜升。如果在 VDD 悬空时为 VDDOUT 供电，可能存在大电流流过 VDDOUT 引脚的风险。

该器件具有连接至 1.8V 电源的加电控制电路。此电路将器件禁用，直至 1.8V 电源达到足够的电压电平。然后，该器件会开启所有内部元件，包括输出。如果在 1.8V 就绪之前提供 3.3V VDDOUT，输出将保持禁用状态，直至 1.8V 电源达到特定电平。